



18

zeg

UNIVERSIDAD NACIONAL AUTONOMA DE MEXICO

FACULTAD DE ESTUDIOS SUPERIORES CUAUTITLAN

Simulación de Microprocesadores

T E S I S

QUE PARA OBTENER EL TITULO DE:
INGENIERO MECANICO ELECTRICISTA

P R E S E N T A N:
ARTURO HERNANDEZ PEÑA
HUMBERTO SANCHEZ CRUZ
ENRIQUE VIZCARRA VALDEZ

DIRECTOR DE TESIS:
M. EN C. JUAN ANTONIO NAVARRO
MARTINEZ

Premio Nacional de Ciencia y Tecnología
BANAMEX

Cuautitlán Edo. de Méx.

1984



UNAM – Dirección General de Bibliotecas

Tesis Digitales
Restricciones de uso

DERECHOS RESERVADOS ©
PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL

Todo el material contenido en esta tesis está protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.

SIMULACION DE MICROPROCESADORES

C O N T E N I D O

	Pág.
Introducción	1
Capítulo 1 . SIMULACION Y LENGUAJES	7
1.1 Simulación	7
1.2 Tipos de lenguajes de programación	13
1.2.1 Lenguaje de máquina	14
1.2.2 El lenguaje ensamblador	16
1.2.3 Extensiones del lenguaje ensamblador ...	19
1.2.4 Lenguajes de alto nivel	20
Capítulo 2 . ESTUDIO DEL MC6809	24
2.1 Características de software	24
2.2 Modelo de programación	26
2.2.1 Registros de indice (X,Y)	26
2.2.2 Registros apuntadores de stack (U,S) ...	26
2.2.3 Contador de programa (PC)	27
2.2.4 Registros acumuladores (A,B,D)	27
2.2.5 Registro directo de página (DP)	29
2.2.6 Registro de códigos de condición (CC) ..	29
2.3 Modos de direccionamiento	32
2.3.1 Inherente	33
2.3.2 Inmediato	33
2.3.3 Extendido	34
2.3.4 Directo	34
2.3.5 Indexado	36

— II —

2.4 Interrupciones software (SW,SWI2,SWI3) ..	41
2.5 Instrucciones	41
2.6 Programación	45
2.6.1 Independencia de posición	45
2.6.2 Programación modular	46
2.6.3 Reentrada / Recursión	47
2.7 Facultades del MC6809	48
2.7.1 Construcción de modulos	48
2.7.2 Código en posición independiente	52
2.7.3 Programas reentrantes	55
2.7.4 Programas recursivos	56
2.7.5 Vueltas (Loops)	56
2.7.6 Programación del stack	57
2.7.7 Tiempo real de programación	62
2.8 Documentación del programa	63
 Capítulo 3 . PROGRAMA SIMULADOR	66
3.1 Programa simulador del MC6809	66
3.1.1 Datos de entrada	67
3.1.2 Datos de salida	71
3.2 Explicación de la estructura del programa.	72
 Capítulo 4 . DEFINICION	77
 Capítulo 5 . PSEUDOCODIGO Y CODIGO	192
 Conclusiones	363

-III-

Bibliografía	367
Apendice A . TABLAS DE INSTRUCCIONES DEL MC6809	A.1
Apendice B . TABLAS DE INSTRUCCIONES DEL Z-80	B.1
Apendice C . EJEMPLOS DE PROGRAMACION DEL MC6809	C.1
Indice alfabetico de rutinas	408

I N T R O D U C C I O N :

El ábaco es, sin lugar a dudas, la primera calculadora: se utilizó, desde el primer milenio A. de C. en varias culturas; los españoles, al desembarcar en nuestras costas, se encontraron con un conjunto de varillas paralelas unidas a una pieza de madera en la que se podían ensartar cuentas: el ábaco azteca. Los ábacos se usan actualmente en muchas partes del mundo, pero destaca el ábaco japonés moderno llamado SOROBAN, con el que pueden hacerse operaciones a una velocidad impresionante. En Japón se le da tanta importancia que existe un instituto de investigación del ábaco.

Ahora nos ocuparemos de esas cajas negras que no trabajan solas: las computadoras, aunque no hay que olvidar la observación de A. M. Turing. "Una computadora es, esencialmente un dispositivo que permite recibir, almacenar, manipular y comunicar la información". Las dos grandes partes que la constituyen son el equipo (en inglés HARDWARE) y el conjunto de programas (en inglés SOFTWARE).

Dentro del equipo, la parte más importante de la computadora es la unidad central de procesamiento (CPU en inglés, de las siglas de Central Processing Unity), que se encarga de realizar las operaciones aritméticas como sumar, restar, multiplicar y dividir, de las funciones lógicas y de supervisar la operación correcta de todo el equipo en dos partes: la Unidad de Control y la Unidad Aritmética y Lógica. En las computadoras grandes la CPU ocupa un volumen conside-

rable; hoy, sin embargo, con la aparición de las microcomputadoras, toda la CPU cabe en un solo CHIP (trocito) de 25 milímetros cuadrados y, debido a su tamaño tan reducido, se le llama microprocesador. En un microprocesador de estas dimensiones caben miles de componentes electrónicos que se encargan de realizar las operaciones lógicas y aritméticas de la microcomputadora.

Otra parte fundamental de la computadora es la memoria, en donde se almacena toda la información. La memoria de una computadora la constituye el conjunto de células elementales. En cada una de estas se necesita conocer la dirección la cual se hace con un contador y un decodificador. Este último es un circuito que establece una relación unívoca entre las líneas de salida y los números binarios codificados en la entrada. El contador sería equivalente a un cuentakilómetros en sistema binario y externo a la memoria. La palabra u octeto pasara por un registro de I/O (entrada/salida). La capacidad de memoria se mide en kilobytes ó kilooctetos y actualmente los microprocesadores tienen una memoria de 16 a 64 kilobytes e inclusive de 1 megabyte.

La memoria de las computadoras puede ser de varios tipos: la que puede ser leída o escrita, llamada memoria viva o, en inglés, Random Access Memory (RAM); la que solo puede ser leída, llamada memoria muerta o, en inglés, Read - Only Memory (ROM); otras memorias se pueden borrar y programar únicamente leyendo (EPROM y PROM) . Estas dos últimas forman parte de la memoria muerta o ROM .

Tanto la memoria RAM como la ROM es fabrican en un solo elemento de dimensiones muy pequeñas y de técnicas complejas: el chip, y constituyen la memoria RAM y el chip de memoria ROM. Ambas conforman la memoria principal de la com-

putadora. Sin embargo, puede existir una memoria secundaria o auxiliar para aumentar la capacidad de ésta, ya sea usando un cassette y una grabadora o un disco flexible, floppy disk o diskette, con un operador de disco en el que una cabeza magnética lo recorre radialmente mientras gira, unido a un controlador de disco que, a su vez, está unido a la memoria principal. Los discos flexibles resultan más convenientes que los cassettes; la información queda grabada magnéticamente en ellos, y aunque su capacidad (entre 125 y 500 kilobytes) es generalmente mayor que la memoria principal, tiene la desventaja que la información se recupera lentamente y en grandes bloques.

Otra parte esencial de la computadora son los puentes de entrada/salida; en estos chips las señales se convierten de digitales en analógicas o viceversa. La conversión digital-analógica se utiliza para convertir el lenguaje de la máquina en señales analógicas, para ver en una pantalla de televisión las instrucciones que sigue la máquina, los resultados o datos de un programa, para usar graficadoras, tabletas o impresoras, y la analógica-digital se emplea para convertir la salida de los transductores analógicos de la computadora en señales digitales que pueda manejar el microprocesador y la memoria.

El equipo periférico de una microcomputadora lo forman en primer lugar, un tubo de rayos catódicos, llamado monitor, que puede ser una pantalla de televisión común y corriente, donde se pueden ver 24 líneas de texto de 80 caracteres cada una. Las impresoras, ya sean térmicas o de matriz de puntos, con las que se pueden imprimir, por ejemplo, 200 caracteres por segundo. Los modem, que permiten comunicarse vía la línea de teléfono con otras computadoras que se encuentran muy lejos o con el usuario. El equipo para los dis-

cos flexibles, hechos de plastico mylar y recubiertos de material magnético, y las unidades que lo manejan y controlan, los graficadores y tabletas graficadoras, que convierten la información digital a puntos son periféricos importantes de una microcomputadora.

La otra parte de la computadora la forman el conjunto de programas. Entre ellos el más importante es el llamado sistema operativo, constituido por los programas que aumentan la eficiencia de la computadora, eliminando tiempos de espera, errores que puede cometer el usuario y dando prioridades. Los programas son las instrucciones que se le proporcionan a la computadora en una secuencia lógica que sea capaz de realizar.

El lenguaje de la máquina es binario, pero como este lenguaje resulta complicado para programar, se hicieron necesarios otros lenguajes más fáciles de manejar; primero aparecieron los lenguajes ensambladores que combinaban el lenguaje binario de la computadora a números, simbolos y palabras. Finalmente aparecieron los lenguajes denominados de alto nivel, como son : el FORTRAN (FORmula TRANslation), BASIC (Beginer's All Purpose Symbolic Instrucción Code), ALGOL (Algorithmic Language), COBOL (COmmon Business Language), PL/I - (Programing Language), APL (A. Programing Language), PASCAL, C. FORTH, LISP, entre otros.

Las dos grandes clases de programas son el intérprete y el compilador. Cuando se escribe un programa, el lenguaje traducido se guarda en una sucesión de comandos de alto nivel. Cuando el programa se corre, un segundo programa (el intérprete) traduce cada comando y lo pone en una sucesión de instrucciones adecuadas al lenguaje de máquina, que lo lleva a cabo rápidamente. Con un programa compilador toda la

traducción se termina antes de que la ejecución empiece. Así, con un programa intérprete se cuenta con la ventaja de que el resultado de cada operación del programa se pueda conocer paso a paso, mientras que con un programa compilador, aunque no puede verse paso a paso el programa, corre mucho más rápido.

La electrónica tiene actualmente un desarrollo muy rápido, por lo que provoca que los equipos para desarrollo se conviertan en obsoletos en un corto plazo, por ejemplo: a principios de la década de los 70's no se diseñaba equipo en base a los microprocesadores, cosa que a mediados de dicha década ya era una realidad, aunque para muy pocos microprocesadores, pero actualmente los equipos se están diseñando en base a muchos otros microprocesadores. Mientras no se hacían diseños con estos circuitos, el problema no era tan crítico, bastaba con que los profesionales actualizaran constantemente sus conocimientos; pero con la aparición de los microprocesadores el problema se acrecentó pues además de tener que actualizar los conocimientos de los profesionales se tienen que adquirir computadoras las cuales sirven para un solo microprocesador y estas en un corto tiempo se convierten en obsoletas debido a las innovaciones.

Por lo anteriormente expuesto, podemos ver la importancia de que las computadoras que se tienen se adapten a la evolución de la electrónica incluyéndoles las innovaciones que surgen al pasar el tiempo.

En materia de computadoras, una forma de adaptarlas a la evolución de la electrónica, es mediante programas simuladores, los cuales al ser ejecutados darán la sensación al operario de que se está manejando otro tipo de máquina, todo esto con el fin de poder desarrollar en el futuro proyectos

basados en otros microprocesadores sin tener la necesidad de una máquina diferente.

En la elaboración de un programa simulador es muy importante la estructuración del mismo. Esto es, primero se hace un planteamiento general del problema, pasando a una etapa intermedia y finalmente a la etapa de código. Este tipo - de estructura y la finalidad de cada etapa se explican en el capítulo tercero.

Además la estructura del programa llevado a cabo puede ser muy útil para el desarrollo de programas posteriores sobre simulación de microprocesadores. Teniendo la facilidad de actualizar los programas simuladores originales de acuerdo a las nuevas versiones de los mismos.

Con esta tesis se intenta introducir al lector en la simulación de lenguajes de programación, ya que como se explicó anteriormente el método empleado podrá servir para la simulación de cualquier otro lenguaje de microprocesador, siendo el objetivo principal hacer un estudio completo de la programación del microprocesador MC6809 .

Debido a la dependencia tecnológica que se tiene -- con los Estados Unidos es muy común utilizar términos y siglas en el idioma Inglés, por lo que únicamente al principio de esta tesis aparecerán dichos términos y siglas con su traducción al Español, pero en lo sucesivo serán expresados únicamente en el idioma Inglés, lo cual constituye una buena razon para estudiar la tesis desde el principio. Además de que la estructura de esta tesis permite comprender todos los aspectos para la programación del microprocesador MC6809 con - un mínimo de conocimientos tanto de electrónica como de computación.

CAPITULO I

SIMULACION Y LENGUAJES

1.1 SIMULACION

El proceso de simulación involucra hacer creer a la máquina que se está operando de acuerdo a las reglas establecidas por su descripción. Este proceso va acompañado necesariamente de la escencia de una idea.

La menos común pero más efectiva simulación se hace con la idea de una computadora. La computadora hará exactamente lo que se le indique y por lo tanto estará comprobando la completa exactitud de las descripciones y definiciones.

Si únicamente son comprobadas las definiciones lógicas, el estudio de los circuitos eléctricos se separa del problema de diseño. La computadora simula un algoritmo de estado de máquina para copiar la ejecución de cada estado en

la descripción. La computadora procesará la descripción de -
estado de acuerdo a las apropiadas definiciones en la forma
más conveniente para producir el resultado correcto en el --
próximo período estable.

La simulación en la computadora requiere cambiar la
descripción de la máquina y sus definiciones dentro de una -
forma aceptable para la computadora. La computadora sabe u
na cadena de caracteres. El cambio es logrado por la trasla-
ción de estatutos definidos, conexiones de diagramas a blo-
ques, ecuaciones, tablas, mapas y las cartas ASM dentro de -
un lenguaje llamado el LENGUAJE SIMULADOR. El lenguaje simu-
lador es construido para hacer esta transición fácil y repre
sentar todas las descripciones como cadena de caracteres.

El lenguaje simulador es alimentado en una computador, la cual es programada para leer y organizar la informe--
ción en un listado de códigos los cuales representan la in--
terpretación de instrucciones y definiciones. Este listado -
es entonces interpretado una vez más por otro programa, lle--
mado INTERPRETE, el cual provee el medio eficaz para ejecu--
tar la información en el listado y actualiza los elementos -
de memoria para cada nuevo estado del que está simulando a -
la máquina. El interprete tiene factores los cuales proveen
los medios para la evaluación de la ejecución del simulador
de la máquina hasta las salidas hacia una impresora o un moz
trador óptico (display). El diseñador podrá alterar el tipo




Fig. I.1 El proceso de simulación por computadora.

de información que desee ver durante el curso de la simulación. La figura 1.1 describe los procesos involucrados al usar una computadora para simular un estado de máquina. En este diagrama los círculos representan un proceso y los rectángulos representan un resultado.

El interpretador provee acceso al lenguaje simulador, en las siguientes formas:

- 1).- Elementos seleccionados de memoria pueden ser revisados en cada estado de tiempo. Estos elementos son seleccionados por los comandos PRINT.
- 2).- La máquina que se simula puede estar diseñada para ejecutar un estado en un tiempo a correr hasta que alguna condición pre-establecida sea satisfecha. El parado de cada estado es llamado ALTO ABSOLUTO. Cuando el parado se realiza únicamente cuando se satisface una condición es llamado ALTO CONDICIONAL. Los altos absolutos y condicionales pueden ser actualizados para cada nivel de una máquina interpretada. Esta característica permite comprobar las salidas contra las salidas deseadas para cada estado de tiempo.
- 3).- Las entradas pueden ser seleccionadas por el diseñador para probar trayectorias alternadas basadas en las entradas. Esta característica permite probar las respuestas de interfases.

Con la ayuda de estas tres características, la máqui

na simulada puede ser corrida y lógicamente comprobada contra las respuestas deseadas.

La simulación realiza cambios fáciles para el comprobado. El cambio es hecho en el estado del simulador y la computadora hace los cambios apropiados en el listado de interpretación. El interpretador permite entonces accesos convenientes para comprobar la validez de un cambio.

Usando un simple simulador. Para dar una idea de lo que envuelve y usa un simulador, a continuación consideraremos algunas de las capacidades del simulador de Motorola para su microcomputadora 6800. El programa simulador es primariamente llamado con un comando RUN MPSSIM. El empezará por preguntar el nombre del archivo del código objeto del programa a ser simulado, a lo cual nosotros deberemos responder -- MYFILE. Si nosotros queremos que el simulador ejecute 20 --- (hexadecimal) instrucciones, empezando en la dirección 0100 y desplegando una línea de rastreo (TRACE LINE) de todos los registros de la CPU después de la ejecución de cada instrucción, nosotros pondremos:

SR P0100.T20

lo cual da dos comandos al simulador, separados por un período. El comando SR (juego de registros, set registers) es usado para poner el contenido de cualquiera de los registros de la CPU (Unidad Central de Procesamiento) a cualquier valor deseado. En este caso nosotros estamos poniendo únicamente P,

el contador de programa, a la dirección 0100. El comando T - (rastreo, trace) dice, las siguientes 20 (hexadecimal) instrucciones a ejecutar, incluyendo una línea de rastreo (trace line) después de cada una. Después de ejecutar estas instrucciones el simulador esperará nuestro siguiente comando, el cual puede ser:

DM 0031,8

para mostrar memoria. El contenido de las ocho localidades consecutivas empezando en la dirección 0031, serán mostradas. En seguida podemos poner el siguiente comando:

SM 0031,0,0,0,0,0,0,99,0.SR P0100.T20

Con lo cual repetiremos la misma rutina ejecutada anteriormente, pero con diferente inicialización. Al contrario de empezar con todos los ceros en RAM (memoria de acceso aleatorio, random acces memory) este tiempo de localización --- 0037 es puesto a 99 por el comando SM (pone memoria, set me mory).

1.2 TIPOS DE LENGUAJES DE PROGRAMACION

En una clasificación muy primaria los lenguajes de programación pueden separarse en 4 clases:

- Lenguajes máquina (números binarios).
- Lenguajes simbólicos directos (escritos en mnemónicos, correspondencia uno a uno entre instrucción en mnemónico y número binario ENSAMBLADOR (ASSEMBLER)).
- Lenguajes de alto nivel funcionales o algoritmos - (escritos con mnemónicos, cada instrucción se convierte en un conjunto de instrucciones máquina. -- FORTRAN, ALGOL, PL/I).
- Lenguajes de alto nivel, conversacionales o dialógicos (de función parecida a la anterior pero cambia en que son interactivas la ejecución y la creación o modificación de instrucciones, BASIC).

El primer ingrediente de la lógica programada (software), el más elemental y a veces el único con el que tiene que enfrentarse el diseñador de un sistema que incluye un microprocesador, es el lenguaje de programación. Un microprocesador realiza las acciones que les especifica su programa. - El programa está formado por una secuencia de instrucciones. Una instrucción es un conjunto de bits que tienen un significado para la unidad de control del microprocesador. Este sento puede ser el desencadenamiento de microprogramas (micro

procesadores microprogramables) o la ejecución de acciones - sobre registros o puertos a través de un circuito cableado.

1.2.1.- Lenguaje de máquina. El conjunto de instrucciones válidas para un microprocesador es lo que se denomina lenguaje de máquina o abreviadamente lenguaje máquina. Programar en lenguaje máquina supone por lo tanto escribir secuencias de números en binario (instrucciones) que son directamente decodificables por los circuitos de la unidad de control e interpretables por los microprogramas de la memoria - de control.

. Veamos la dificultades que se plantean al programar directamente en lenguaje máquina.

1.- Los códigos de operación son difíciles de recordar en binario. Cuando se ha estado trabajando - con más de un microprocesador hay que usar una - tabla de equivalencias. La codificación se hace pues lenta y penosa por los números en binario.

2.- Las direcciones de los operandos de las instrucciones son también difíciles de recordar como números binarios. Muchas instrucciones contienen - direcciones relativas a distintos punteros. Es-tas direcciones relativas son el gran enemigo de las correcciones en que hay que insertar o eliminar instrucciones. Estas operaciones modifican -

las distancias entre instrucciones y acostumbra a ser difícil corregir todas las instrucciones afectadas.

- 3.- Se plantea el problema de cargar el programa en memoria. Si no se va hacer en RAM directamente, como es de suponer, habrá que trasladar una página llena de unos y ceros a algún medio físico, - sea cual sea éste (interruptores, cinta de papel, etc.), el paso será lento y sujeto a numerosos errores mecánicos.
- 4.- Teniendo en cuenta que muy probablemente el programa no funcionará a la primera, resultará sin duda difícil seguir las ejecuciones de prueba, a través de direcciones en binario.
- 5.- El lenguaje de máquina es el que produce mayor grado de incompatibilidad entre programas. Un -- programa escrito en lenguaje máquina sólo puede ser trasladado a otro microprocesador igual al -- primero. El problema de incompatibilidad no se plantea quizás al equipo que diseña por primera vez un sistema que incluye un microprocesador, - pero se presentará seguramente al querer cambiar de modelo de procesador para aprovechar los avances de la tecnología, por razones de precio o necesidades de diseño.
- 6.- Un programa en lenguaje máquina está tan densa--

mente codificado que es imposible de entender, - tanto por su propio autor al cabo de un cierto tiempo de haberlo escrito como por los posibles interesados en adaptarlo para un sistema parecido.

7.- La incompatibilidad y la dificultad de conocer - su funcionamiento hacen punto menos que imposible la creación de una biblioteca de programas.

La programación en lenguaje máquina puede sistematizarse y mejorarse con una metodología adecuada. El análisis previo, la confección de diagramas de flujo, el escribir previamente el programa en algún lenguaje simbólico, el confecionar tablas de símbolos y el empleo de sistemas octal o --hexadecimal pueden constituir una innegable ayuda.

La automatización de estas ayudas a la programación se concreta en la utilización de los lenguajes ensambladores.

1.2.2.- El lenguaje ensamblador. Al empezar a describir lenguajes distintos del lenguaje máquina hay que notar - que, sea cual sea el empleado habrá que hacer algún tipo de proceso sobre éste para conseguir una versión en lenguaje máquina, único ejecutable por el microprocesador.

Conviene tener en cuenta que con el nombre de ensamblador se conocen dos cosas muy distintas. Se llama ensamblador a un lenguaje simbólico en que se pueden escribir progra

mas para un microprocesador. Recibe el mismo nombre el programa traductor encargado de convertir (ensamblar) los programas escritos en lenguaje simbólico en programas objeto en lenguaje máquina. El ensamblador proporciona tres grandes ayudas al programador. Le permite utilizar símbolos (mnemónicos) para designar operaciones y nombres para designar direcciones y especificar datos (constantes) en otras formas que binario puro.

Cada ensamblador tiene su lista prefijada de símbolos para las instrucciones. Esta lista puede ser fija o expandible. De hecho puede escribirse un ensamblador generalizado en que los nombres de los códigos de operación sean definidos por el usuario dentro de una longuitud razonable (3 a 5 caracteres).

Mucho más importante si cabe es el manejo de direcciones. Cuando se utiliza lenguaje ensamblador se puede asignar un nombre a una dirección utilizando éste nombre como etiqueta. El programa ensamblador hace equivalentes los nombres con las direcciones. El nombre es libremente inventado por el programador y sólo está limitado en longuitud y en lo que se refiere a su primer carácter.

Para el programador esto representa poder denominar a las direcciones por un nombre relacionado con el significado de su contenido. La legibilidad del programa aumenta considerablemente y el ensamblador pasa a manejar automáticamente todas

las direcciones relativas. La inserción o eliminación de una instrucción no representa ya problemas por cuanto el ensamblador pasa a manejar todas las direcciones y recalcula sistemáticamente todos los desplazamientos (diferencias de dirección) del programa. En el manejo de los direccionamientos (absoluto, relativo, indirecto, inmediato), el ensamblador también ayuda al programador por cuanto suministra una serie de símbolos especiales:

* , ., X,

que los representa en el programa fuente.

La tercer ayuda es la especificación de constantes. No se debería aceptar un ensamblador que no proporcionase la posibilidad de introducir directamente datos de distintos tipos como decimal, octal, hexadecimal, carácter (ASCII, BCD), y coma flotante, además de proporcionar la posibilidad de algún tipo de aritmética (suma, resta y multiplicación como mínimo) sobre las direcciones. Esta tercera ayuda es valiosísima cuando un programa contiene gran cantidad de constantes. Su conversión manual es pesada, lenta y sujeta a errores.

Además de estas tres ayudas directas a la codificación, la utilización de un ensamblador reporta otras ventajas.

En primer lugar, el ensamblador permite la incorporación de comentarios al texto mismo del programa. Los comentarios son una gran ayuda a la documentación de los programas. Pueden ser frases cortas explicativas o la versión en algún lenguaje de alto nivel del mismo programa, conservando en la

medida de lo posible el paralelismo entre instrucciones de ensamblador y sentencias o frases de alto nivel. Este tipo de documentación es muy útil a la hora de hacer nuevas versiones, ya sea en lenguajes de alto nivel o en otro lenguaje ensamblador.

Muy importante de cara a la producción de los programas es la carga, o sea la operación de llevar al programa ya traducido a memoria para ser ejecutado o probado. El ensamblador deja el programa traducido ya directamente en memoria (RAM) o produce alguna salida sobre algún medio físico (cinta de papel, cassette, floppy). Paralelamente produce un listado del programa con los comentarios, la traducción de las instrucciones y una tabla de equivalencias entre nombres y direcciones del programa.

Con la ayuda de un buen programa ensamblador, un programador con experiencia puede realizar programas de varios miles de instrucciones con un aprovechamiento casi óptimo de memoria y de la potencia del microprocesador. Programando en ensamblador, el programador debe manejar, a la vez, los problemas que emanan del producto que está desarrollando y los concernientes a la estructura y características del microprocesador.

1.2.3.- Extensiones del lenguaje ensamblador. El ensamblador reubicable y el macroensamblador son extensiones naturales del ensamblador. Desde el punto de vista del len-

guaje fuente no son muy distintos a éste.

El ensamblador reubicable produce un código que no es código objeto puro (lenguaje máquina ejecutable).

Necesita un último proceso, realizado por un programa llamado cargador reubicable, que permite colocar el programa en cualquier lugar de la memoria y no en una posición fija, determinada al escribir el programa fuente. Esto permite constituir una biblioteca de rutinas (matemáticas, de conversión de código, de entrada-salida) y cargar junto con el programa principal las necesarias para su funcionamiento.

Hasta ahora sólo hemos hablado de traducciones que se efectúan línea a línea. Así una instrucción en lenguaje ensamblador es traducida a una instrucción de código máquina. Los programas macroensambladores permiten dar un nombre a un conjunto de varias instrucciones (macroinstrucción).

Después de la definición, al aparecer una de estas macroinstrucciones en el programa, el macroensamblador inserta el conjunto de instrucciones definido, expandiendo una línea del programa fuente a varias del programa objeto. El resultado es algo parecido a una subrutina pero sin los tiempos extras de llamada y retorno.

1.2.4.- Lenguajes de alto nivel. La utilización de un lenguaje de alto nivel reduce los costos de programación, incrementa la fiabilidad de la lógica programada (software) producida y simplifica el mantenimiento y documentación de -

los programas si los comparamos con la utilización de lenguajes de bajo nivel (máquina o ensamblador). Como contrapartida, la utilización de lenguajes de alto nivel supone la utilización de volúmenes de memoria que son desde un 10 a un -- 100 por ciento mayores que los que necesitaría un programa equivalente en ensamblador.

La distancia que separa los lenguajes de alto nivel del ensamblador es mucho mayor que la que separa a éste del lenguaje máquina. De hecho, al pasar el programa en lenguaje de alto nivel pasamos a manejar no ya nuestro microprocesador, con su estructura de registros, acumuladores, pilas --- (stacks) y puertos sino un microprocesador de estructura distribuida, concebido no para ser realizado físicamente, sino para adaptarse a la solución de los problemas planteados. Las instrucciones contienen directamente expresiones aritméticas y lógicas y los datos pueden estructurarse. Se necesitan programas traductores bastante complejos llamados compiladores, para generar programas en código máquina a partir de sentencias en lenguajes de alto nivel.

Vamos a describir a continuación tres ventajas innegables de la utilización de los lenguajes de alto nivel.

1.- Fiabilidad de los programas. Los programas escritos en algún lenguaje de alto nivel son muy compactos.

Se entiende mucho más fácilmente lo que hace cada sentencia o grupo de sentencias.

- 2.- Rapidez de puesta a punto. La velocidad de codificación para un programador viene a ser de unas 10 instrucciones por día (contando tiempos de — preparación, depuración, etc.). Esta velocidad — es independiente del lenguaje. Como un mismo programa escrito en un lenguaje de alto nivel puede tener 10 veces menos líneas que uno en ensamblador, el aumento de velocidad es considerable.
- 3.- Los lenguajes de alto nivel tienen una ventaja aplastante sobre los ensambladores: su vida media. Mientras el lenguaje ensamblador cambia para cada nueva arquitectura de microprocesador, el lenguaje de alto nivel es independiente de estos — cambios. Desarrollando el compilador adecuado se pueden tener todos los programas escritos en este lenguaje, adaptados a cualquier nuevo microprocesador. La independencia de los programas — respecto al microprocesador utilizado para una aplicación no es sólo algo deseable, sino que es una necesidad si uno no quiere verse atrapado — por el desarrollo del software. Actualmente, el desarrollo de nueva programación es mucho más — costosa y lenta que la adopción de un nuevo microprocesador, cuando de la adopción de este microprocesador puede depender la permanencia en — el mercado.

Si hay que partir de cero a cada cambio, el resultado puede ser desastroso. Si por el contrario hemos adoptado un lenguaje de programación de alto nivel y estándar podremos aprovechar no sólo la propia experiencia sino la de otros grupos que ya se enfrentaron con el problema que nos preocupa.

De lo que se ha dicho no debe inferirse la inutilidad del lenguaje ensamblador. Un microprocesador puede no contar con compiladores. Un lenguaje de alto nivel puede no proporcionar acceso a ciertas características deseadas del microprocesador. En estos casos hay que utilizar forzosamente el lenguaje ensamblador. La no utilización del compilador puede venir dictada también por medidas económicas. El problema es el exceso de memoria que para un programa dado ocupa el código generado por el compilador.

CAPITULO 2

ESTUDIO DEL MC6809

2.1 CARACTERISTICAS DE SOFTWARE

Los modos de direccionamiento de cualquier microprocesador proporcionan la capacidad para direccionar eficientemente la memoria para obtener datos e instrucciones. El MC6809 tiene un juego versátil de modos de direccionamiento los que le permiten funcionar usando modernas técnicas de programación.

Los modos de direccionamiento e instrucciones de el MC6809 son muy compatibles con el MC6800, los modos de direccionamiento viejos han sido conservados y muchos nuevos han sido adicionados.

Un registro directo de página ha sido incluido el -- cual permite una página directa de 256 bytes en cualquier lugar del espacio de direcciones de 64K. El registro directo de página es usado para mantener el byte más significativo de la dirección usada en el direccionamiento directo y disminuye el tiempo requerido para el calculo de la dirección.

El direccionamiento de salto relativo para cualquier parte de la memoria (-32768 a +32767) está disponible.

El direccionamiento de contador de programa relativo está también disponible para acceso de datos así como las -- instrucciones de salto.

Los modos de direccionamiento de indexado han sido - expandidos para incluir:

Desplazamientos constantes de 0, 5, 8 y 16 bits.

Desplazamientos de acumulador de 8 y 16 bits.

Auto incremento/decremento (operación de stack).

En suma, más modos de direccionamiento de indexado - pueden tener un nivel adicional de indirección sumada.

Qualquiera de los registros puede ser metido o sacado a o desde el stack con una sola instrucción.

Una instrucción de multiplicación está incluida, la cual multiplica números binarios en los acumuladores A y B y pone el resultado (binario) en el acumulador D de 16 bits. Esta instrucción de multiplicación binaria también permite - la multiplicación de presición múltiple en complemento 2.

2.2 MODELO DE PROGRAMACION

El modelo de programado (Fig. 2.1) para este procesador contiene 5 registros de 16 bits y 4 de 8 bits que estan disponibles para el programador.

2.2.1.- Registros de Indice (X, Y). Los registros de índice son usados durante el modo de direccionamiento de indexado. La información de dirección en un registro índice es usada en el cálculo de una dirección efectiva. Esta dirección puede ser usada para apuntar directamente a un dato o - puede ser modificada por una constante opcional o desplazamiento de registro para producir la dirección efectiva.

2.2.2.- Registros apuntadores de stack (U, S). Dos - registros apuntadores de stack estan disponibles en este procesador. Ellos son: un registro apuntador de stack de usuario (U) controlado exclusivamente por el programador, y un - registro apuntador de stack hardware (S) el cual es usado au

tomáticamente por el procesador durante llamadas a subroutines e interrupciones, pero, puede también ser usado por el programador. Ambos apuntadores de stack siempre apuntan la parte más alta del stack.

Estos registros tienen las mismas capacidades del modo de direccionamiento de indexado como los registros de índice, y también soportan instrucciones para meter y sacar información del stack. Los cuatro registros indexables (X, Y, U, S) son referidos como registros apuntadores.

2.2.3.- Contador de programa (PC). El registro de contador de programa es usado por este procesador para almacenar la dirección de la próxima instrucción a ser ejecutada. Este puede también ser usado como un registro índice en ciertos modos de direccionamiento.

2.2.4.- Registros acumuladores (A, B, D). Los registros acumuladores (A, B) son registros de 8 bits de propósito general usados para cálculos matemáticos y manipulación de datos.

Ciertas instrucciones concatenan estos registros dentro de un acumulador de 16 bits con el registro A ubicado como el byte más significativo. Cuando son concatenados, este registro es referido como acumulador D.




Fig. 2.1 Modelo de programación.




Fig. 2.2 Registro de códigos de condición.

2.2.5.- Registro directo de página (DP). Este registro de 8 bits contiene el byte más significativo de la dirección a ser utilizada en el modo de direccionamiento directo. El contenido de este registro es concatenado con el byte que sigue al código de operación en el modo de direccionamiento directo para formar la dirección efectiva de 16 bits.

El contenido del registro directo de página aparece como los bits A15 hasta A8 de la dirección. Este registro es automáticamente borrado por un reset hardware para asegurar la compatibilidad con el MC6800.

2.2.6.- Registro de códigos de condición (CC). Este registro contiene los códigos de condición y las interrupciones mascarables como se muestra en la Fig. 2.2.

- Bits de códigos de condición. Cinco bits en el registro de código de condición son usados para indicar los resultados de la instrucción que manipula datos. Ellos son: Acarreo intermedio (H), Negativo (N), Cero (z), Sobreflujo (V), y Acarreo (C).

El efecto que cada instrucción tiene sobre estos bits será explicado más detalladamente en el capítulo 4.

a). Carry intermedio (H), bit 5. Este bit es usado para indicar que un carry fué generado desde

el tercer bit en la unidad aritmética lógica como un resultado de una suma de 8 bits.

Este bit no es definido en todas las instrucciones de resta. La instrucción de ajuste decimal (DAAC) usa el estado de este bit para resolver la operación de ajuste.

b). Negativo (N), bit 3. Este bit contiene el valor del bit más significativo del resultado de la operación de datos previa.

c). Cero (Z), bit 2. Este bit es usado para indicar que el resultado de la operación previa fué cero.

d). Overflow (V), bit 1. Este bit es usado para indicar que la operación previa causó un sobreflujo aritmético en complemento 2.

e). Carry (C), bit Ø. Este bit es usado para indicar que un acarreo o un pedido fué generado desde el bit 7 en la unidad aritmética lógica como un resultado de una operación matemática de 8 bits.

- Bits de interrupciones mascarables e indicador de estado completo metido al stack hardware. Dos bits (I y F) son usados como bits mascarables para las

entradas de requerimiento de interrupción y requerimiento de interrupción rápida. Cuando cualquiera o ambos de estos bits-están puestos, su entrada asociada no será reconocida.

Un bit (E) es usado para indicar cuantos registros (todos, o sólo el contador de programa y el de códigos de condición) fueron metidos durante la pasada interrupción.

a). Requerimiento de interrupción mascarable rápido (F), bit 6. Este bit es usado para mascaraar (deshabilitar) cualquier línea de requerimiento de interrupción rápido (FIRQ). Este bit es puesto automáticamente por un reset hardware o después de un reconocimiento de otra interrupción. La ejecución de ciertas instrucciones tales como SWI también impedirán el reconocimiento de una entrada -- (FIRQ).

b). Requerimiento de interrupción mascarable (I), bit 4. Este bit es usado para mascaraar (deshabilitar) cualquier entrada de requerimiento de interrupción (IRQ). Este bit se pone automáticamente por un reset hardware o después del reconocimiento de otra interrupción. La ejecución de ciertas --

instrucciones tales como SWI también impedirán el reconocimiento de una entrada IRQ.

c). Estado completo almacenado (E), bit 7. Es
te bit es usado para indicar cuantos registros fue
ron metidos al stack. Cuando está puesto, todos --
los registros fueron metidos durante la última ope
ración.

Cuando está limpio, sólo el registro de conta
dor de programa y el de códigos de condición fue
ron metidos durante la última interrupción.

El estado del bit E en el registro de códigos
de condición metido es usado por la instrucción de
regreso de interrupción (RTI) para determinar el
número de registros a ser sacados del stack hardwa
re.

2.3 MODOS DE DIRECCIONAMIENTO

Los modos de direccionamiento disponibles en el M68
09 son: Inherente, Inmediato, Extendido, Directo, Indexado -
(con varios desplazamientos y auto incremento/decremento) y
Saltos relativos. Algunos de estos modos de direccionamiento
requieren un byte adicional después del código de operación
para proporcionar interpretación adicional del direcciona
miento. Este byte es llamado byte posterior "postbyte".

Los siguientes párrafos proporcionan una descripción de cada modo de direccionamiento. En estas descripciones el término dirección efectiva es usado para indicar la dirección en memoria desde la cual el argumento para una instrucción es traído o almacenado, o desde la cual el procesamiento de instrucciones va a proceder.

2.3.1.- Inherente. La información necesaria para ejecutar la instrucción está contenida en el código de operación. Algunas operaciones especificando únicamente los registros índices o los acumuladores, y no otros argumentos, están también incluidas en este modo de direccionamiento.

Ejemplo: MUL

2.3.2.- Inmediato. El operando está contenido en uno o dos bytes inmediatos al código de operación. Este modo de direccionamiento es usado para proporcionar valores de datos constantes que no son cambiados durante la ejecución del programa.

Los operandos de 8 o 16 bits son usados dependiendo del tamaño del argumento especificado en el código de operación.

Ejemplo: LDA #CR LDB #1110000

 LDB #7 LDX #\$8004

 LDA #\$FO

Otra forma del modo de direccionamiento inmediato usa un postbyte para determinar los registros a ser manipulados.

Las instrucciones de intercambio (EXG) y transferencia (TFR) usan el postbyte como se muestra en la Fig. 2.3 (A). Las instrucciones para meter y sacar información del stack usan el postbyte para designar los registros a ser metidos o sacados como se muestra en la Fig. 2.3 (B).

2.3.3.- Extendido. La dirección efectiva del argumento está contenida en dos bytes que siguen al código de operación. Las instrucciones que usan el modo de direccionamiento extendido pueden referenciar argumentos en cualquier parte del espacio de direccionamiento de 64K. El direccionamiento extendido generalmente no es usado en programas de posición independiente porque estos proporcionan una dirección absoluta.

Ejemplo: LDA>CAT

2.3.4.- Directo. La dirección efectiva es desarrollada por la concatenación de el contenido de el registro directo de página con el byte inmediato al código de operación. - El registro directo de página contiene el byte más significativo de la dirección. Esto permite accesar a 256 localidades dentro de cada una de las 256 páginas. Por lo tanto, el rango de direccionamiento completo está disponible para su ac-

b7 b6 b5 b4 b3 b2 b1 b0	FUENTE (R1)	DESTINO (R2)
-------------------------	-------------	--------------

Código*	Registro	Código*	Registro
0000	D (A:B)	0101	Contador de programa
0001	Índice X	1000	Acumulador A
0010	Índice Y	1001	Acumulador B
0011	Apuntador de Stack U	1010	Código de Condición
0100	Apuntador de Stack S	1011	Directo de Página

* Todas las demás combinaciones de bits no están definidas.

(A) Postbyte para las instrucciones de intercambio (EXG) o transferencia (TFR).

b7 b6 b5 b4 b3 b2 b1 b0
PC S/U Y X DP B A CC

PC = Contador de Programa

S/U = Apuntador de Stack Hardware/Usuario

Y = Registro Índice Y

X = Registro Índice X

DP = Registro Directo de Página

B = Acumulador B

A = Acumulador A

CC = Registro de Códigos de Condición

(B) Postbyte para las instrucciones push (PSH) o pull (PUL).

Fig. 2.3 Postbyte usado para las instrucciones EXG/TFR, PSH/PUL.

ceso con una sola instrucción de dos bytes.

Ejemplo: LDA>CAT

2.3.5.- Indexado. En este modo de direccionamiento, uno de los registros apuntadores (X, Y, U o S), y algunas veces el contador de programa (PC) es usado en el cálculo de la dirección efectiva del operando de la instrucción. Los tipos básicos (y sus variantes) de direccionamiento de indexado se muestran en la Tabla 2.1 con su configuración de postbyte usada.

a).- Desplazamiento constante de registro. El contenido del registro designado en el postbyte es sumado a un valor de desplazamiento en complemento 2 para formar la dirección efectiva del operando de la instrucción. El contenido del registro designado no es afectado por esta suma. Los tamaños de desplazamientos disponibles son:

sin desplazamiento- El registro designado contiene la dirección efectiva.

5 bit- -16 a +15

8 bit- -128 a +127

16 bit- -32768 a +32767

El valor de desplazamiento de 5 bits está contenido en el postbyte. Los valores de los desplazamientos de 8 y 16 bits están contenidos en el byte o bytes inmediatos al postbyte.

Mode Type	Variation	Direct	Indirect
Constant Offset from Register (twos Complement Offset)	No Offset 5-Bit Offset 8-Bit Offset 16-Bit Offset	1RR00100 0RRnnnnn 1RR01100 1RR01001	1RR10100 Defaults to 8-bit 1RR11000 1RR11001
Accumulator Offset from Register (twos Complement Offset)	A Accumulator Offset B Accumulator Offset D Accumulator Offset	1RR00110 1RR00101 1RR01011	1RR10110 1RR10101 1RR11011
Auto Increment/Decrement from Register	Increment by 1 Increment by 2 Decrement by 1 Decrement by 2	1RR00000 1RR00001 1RR00010 1RR00011	Not Allowed 1RR10001 Not Allowed 1RR10011
Constant Offset from Program Counter	8-Bit Offset 16-Bit Offset	1XX01100 1XX01101	1XX11100 1XX11101
Extended Indirect	16-Bit Address	-----	10011111

Tabla 2.1 Postbyte usado para los modelos de direccionamiento de indexado.

Ejemplos: LDA ,X	LDY -64000,U
LDB 0,Y	LDA 17,PC
LDX 64,000,S	LDA There,PCR

b).- Desplazamiento de acumulador de registro. El contenido del registro índice o apuntador designado en el postbyte es sumado temporalmente a un valor de desplazamiento de complemento 2 contenido en un acumulador (A, B o D) — también designado en el postbyte. Ni el contenido del registro designado ni el del acumulador son afectados por esta suma.

Ejemplos: LDA A,X	LDA D,U
LDA B,Y	

c).- Autoincremento/decremento de registro. Este modo de direccionamiento trabaja en una manera de postincremento o predecremento. La cuenta de incremento o decremento, una o dos posiciones, es designada en el postbyte.

En el modo de autoincremento, el contenido de la dirección efectiva está contenida en el registro apuntador, designado en el postbyte, y entonces el registro apuntador es automáticamente incrementado; así, el registro apuntador es posincrementado.

En el modo de autodecremento, el registro apuntador, designado en el postbyte, es automáticamente decrementado — primero y entonces el contenido de la nueva dirección es usada; así, el registro apuntador es predecrementado.

Ejemplos:	Autoincremento	Autodecremeno
	LDA ,X+ LDY ,X++	LDA ,-X LDY ,--X
	LDA ,Y+ LDX ,Y++	LDA ,-Y LDX ,--Y
	LDA ,S+ LDX ,U++	LDA ,-S LDX ,--U
	LDA ,U+ LDX ,S++	LDA ,-U LDX ,--S

d).- Indirección. Cuando se usa la indirección, la dirección efectiva del modo de direccionamiento base es usada para traer dos bytes los cuales contienen la dirección efectiva final del operando. Este puede ser usado con todos los modos de direccionamiento de indexado y el modo de direccionamiento de contador de programa relativo.

e).- Extendido indirecto. La dirección efectiva del argumento está localizada en la dirección especificada por los dos bytes siguientes al postbyte. El postbyte es usado para indicar indirección.

Ejemplo: LDA [3F000]

f).- Contador de programa relativo. El contador de programa también puede ser usado como un apuntador con un desplazamiento en complemento 2 constante de 8 o 16 bits. El valor del desplazamiento es sumado al contador de programa para desarrollar una dirección efectiva. Parte del postbyte es usado para indicar si el desplazamiento es de 8 o 16 bits.

2.3.6.- Salto relativo. Este modo de direccionamiento es usado cuando son deseados saltos desde la localidad de la instrucción corriente hasta alguna otra localidad relativa a el contador de programa corriente. Si la prueba de condición de la instrucción de salto es verdadera, entonces la dirección efectiva es calculada (contador de programa más -- desplazamiento en complemento 2) y el salto se hace. Si la prueba de la condición es falsa, el procesador continua con la próxima instrucción en la linea. Nótese que el contador de programa está siempre apuntando a la próxima instrucción cuando el desplazamiento es sumado. El modo de direccionamiento de salto relativo es siempre usado en programas de posición independiente para todas las transferencias de control.

Para los saltos cortos, el byte que sigue al código de operación de la instrucción de salto es tratado como desplazamiento en complemento 2 de 8 bits para ser usado para calcular la dirección efectiva de la próxima instrucción si el salto se hace. Este es llamado un salto relativo corto y el rango esté limitado a +127 o -128 bytes desde el código de operación siguiente.

Para saltos largos, los dos bytes después del código de operación son usados para calcular la dirección efectiva. Este es llamado un salto relativo largo y el rango es +32767 o -32768 bytes desde el código de operación siguiente o el espacio de direcciones lleno de 64K de memoria que el proce-

sador puede direccionar en un tiempo.

Ejemplos: Salto Corto Salto Largo
 BRA FOLE LBRK CAF

2.4 INTERRUPCIONES SOFTWARE (SWI, SWI2, SWI3)

Las interrupciones software causan que el procesador vaya hasta una secuencia de requerimiento normal de interrupción para guardar el estado de máquina completo aún cuando la fuente interrumpida sea el procesador mismo. Estas interrupciones son comunmente usadas para expulsar programas (eliminar errores en programas) y para llamadas a un sistema operativo.

2.5 INSTRUCCIONES

Las tablas 2.2 a la 2.6 contienen las instrucciones y sus variantes del MC6809 agrupadas dentro de 5 categorías.

Tabla 2.2 Instrucciones de 8 bits de acumulador y memoria.

Instruction	Description
ADCA, ADCB	Add memory to accumulator with carry
ADDA, ADDB	Add memory to accumulator
ANDA, ANDB	And memory with accumulator
ASL, ASLA, ASLB	Arithmetic shift of accumulator or memory left
ASR, ASRA, ASRB	Arithmetic shift of accumulator or memory right
BITA, BITB	Bit test memory with accumulator
CLR, CLRA, CLR8	Clear accumulator or memory location
CMPA, CMPB	Compare memory from accumulator
COM, COMA, COMB	Complement accumulator or memory location
DAA	Decimal adjust A accumulator
DEC, DECA, DECB	Decrement accumulator or memory location
EORA, EORB	Exclusive or memory with accumulator
EXG R1, R2	Exchange R1 with R2 (R1, R2 = A, B, CC, DP)
INC, INCA, INC8	Increment accumulator or memory location
LDA, LD8	Load accumulator from memory
LSL, LSLA, LSLB	Logical shift left accumulator or memory location
LSR, LSRA, LSRB	Logical shift right accumulator or memory location
MUL	Unsigned multiply ($A \times B - D$)
NEG, NEGA, NEG8	Negate accumulator or memory
ORA, ORB	Or memory with accumulator
ROL, ROLA, ROLB	Rotate accumulator or memory left
ROR, RORA, RORB	Rotate accumulator or memory right
SBCA, SBCB	Subtract memory from accumulator with borrow
STA, STB	Store accumulator to memory
SUBA, SUBB	Subtract memory from accumulator
TST, TSTA, TSTB	Test accumulator or memory location
TFR R1, R2	Transfer R1 to R2 (R1, R2 = A, B, CC, DP)

NOTE: A, B, CC, or DP may be pushed to (pulled from) either stack with PSHS, PSHU (PULS, PULU) instructions.

Tabla 2.3 Instrucciones de 16 bits de acumulador y memoria.

Instruction	Description
ADDD	Add memory to D accumulator
CMPD	Compare memory from D accumulator
EXG D, R	Exchange D with X, Y, S, U, or PC
LDD	Load D accumulator from memory
SEX	Sign Extend B accumulator into A accumulator
STD	Store D accumulator to memory
SUBD	Subtract memory from D accumulator
TFR D, R	Transfer D to X, Y, S, U, or PC
TFR R, D	Transfer X, Y, S, U, or PC to D

NOTE: D may be pushed (pulled) to either stack with PSHS, PSHU (PULS, PULU) instructions.

Tabla 2.4 Instrucciones indica/apuntador de stack.

Instruction	Description
CMPS, CMPU	Compare memory from stack pointer
CMPX, CMPY	Compare memory from index register
EXG R1, R2	Exchange D, X, Y, S, U or PC with D, X, Y, S, U or PC
LEAS, LEAU	Load effective address into stack pointer
LEAX, LEAY	Load effective address into index register
LDS, LDU	Load stack pointer from memory
LDX, LDY	Load index register from memory
PSHS	Push A, B, CC, DP, D, X, Y, U, or PC onto hardware stack
PSHU	Push A, B, CC, DP, D, X, Y, X, or PC onto user stack
PULS	Pull A, B, CC, DP, D, X, Y, U, or PC from hardware stack
PULU	Pull A, B, CC, DP, D, X, Y, S, or PC from hardware stack
STS, STU	Store stack pointer to memory
STX, STY	Store index register to memory
TFR R1, R2	Transfer D, X, Y, S, U, or PC to D, X, Y, S, U, or PC
ABX	Add B accumulator to X (unsigned)

Tabla 2.5 Instrucciones de salto.

Instruction	Description
SIMPLE BRANCHES	
BEQ, LBEC	Branch if equal
BNE, LBNE	Branch if not equal
BMI, LBM	Branch if minus
BPL, LBPL	Branch if plus
BCS, LBCS	Branch if carry set
BCC, LBCC	Branch if carry clear
BVS, LBVS	Branch if overflow set
BVC, LBVC	Branch if overflow clear
SIGNED BRANCHES	
BGT, LBGT	Branch if greater (signed)
BVS, LBVS	Branch if invalid twos complement result
BGE, LBGE	Branch if greater than or equal (signed)
BEQ, LBEO	Branch if equal
BNE, LBNE	Branch if not equal
BLE, LBLE	Branch if less than or equal (signed)
BVC, LBVC	Branch if valid twos complement result
BLT, LBLT	Branch if less than (signed)
UNSIGNED BRANCHES	
BHI, LBHI	Branch if higher (unsigned)
BCC, LBCC	Branch if higher or same (unsigned)
BHS, LBHS	Branch if higher or same (unsigned)
BEQ, LBEO	Branch if equal
BNE, LBNE	Branch if not equal
BLS, LBLS	Branch if lower or same (unsigned)
BCS, LBCS	Branch if lower (unsigned)
BLO, LBLO	Branch if lower (unsigned)
OTHER BRANCHES	
BSR, LBSR	Branch to subroutine
BRA, LBRA	Branch always
BRN, LBRN	Branch never

Tabla 2.6 Instrucciones de miscelánea.

Instruction	Description
ANDCC	AND condition code register
CWAI	AND condition code register, then wait for interrupt
NOP	No operation
ORCC	OR condition code register
JMP	Jump
JSR	Jump to subroutine
RTI	Return from interrupt
RTS	Return from subroutine
SWI, SWI2, SWI3	Software interrupt (absolute indirect)
SYNC	Synchronize with interrupt line

2.6 PROGRAMACION

El microprocesador permite utilizar modernas técnicas de programación tales como independencia de posición, -- programación modular y programación reentrante/recursiva. Una breve descripción de estos métodos es dada en los siguientes párrafos.

2.6.1.- Independencia de posición. Se dice que un -- programa se encuentra en "independencia de posición" si éste correrá correctamente cuando el mismo código de máquina es -- puesto arbitrariamente en memoria. Tal programa es útil en -- muchas diferentes configuraciones hardware, y podrá ser copiado de un disco a una RAM cuando el sistema operativo ve -- primero un requerimiento para usar un sistema de utilidad. -- Los programas con independencia de posición nunca usan direccionamiento absoluto (extendido o directo): en cambio utilizan inherente, inmediato, registros, indexado y modos relativos. Tampoco deberá de haber saltos (absolutos) o instrucciones de salto a subrutinas ni direcciones absolutas. Un programa con independencia de posición es casi siempre preferido a un programa con posición dependiente (aunque el código de posición independiente es generalmente de 5 a 10% más lento que el código normal).

2.6.2.- Programación modular. Un modulo es un elemento del programa el cual puede ser desconectado fácilmente -- del resto del programa para ser reusado en un nuevo desarrollo o para ser remplazado. Un modulo es generalmente una subrutina (aunque una subrutina no es necesariamente un modulo); frecuentemente el programador aisla registros que son alterados internamente en el modulo empujando (instrucción PSH) estos registros dentro del stack, y sacándolos (instrucción -- POP) de él antes del regreso (instrucciones de regreso). Aislando los registros que cambian en el modulo llamado, en ese único modulo, permite al código en el programa llamado ser más fácilmente analizado además de que se puede asumir que todos los registros (excepto aquellos específicamente usados para transferir parámetros) no serán alterados por cada modulo llamado. Esto deja a los registros del procesador libres de cada nivel para cuentas de "loop", comparación de direcciones, etc..

1).- Almacen local. Un método eficaz para ubicar almacen "local" es requerido tanto para programas de posición independiente como para programas modulares. El almacen local o temporal es usado para detener los valores únicamente durante la ejecución de un modulo (o modulos llamados) y son puestos en libertad al regreso. Una forma para ubicar almacen local es decrementar el apuntador del stack hardware con el número de bytes necesarios. Por lo tanto las interrupcio-

nes dejarán esta área intacta y podrá ser re-ubicada a la salida del modulo. Un modulo necesitará casi siempre más almacen temporal que los registros de la unidad micro-procesadora.

2).- Almacen global. Aún en desarrollos modulares e-xiste, quizás, la necesidad de valores "globales" los cuales son accesibles para muchos modulos dentro de un sistema dado. Estos proveen un medio conveniente para almacenar valores de una invocación a otra invocación en una misma rutina. El almacen global puede ser creado como almacen local en un mismo nivel, y usando un registro apuntador (generalmente U) para apuntar a esta área. Este registro será pasado sin cambio en todas las subrutinas, y puede ser usado como índice dentro - del área global.

2.6.3.- Reentrada/recursión. Muchos programas even-tualmente involucran la ejecución en un desarrollo de manejo de interrupción. Si el manejo de las interrupciones es com-plejo, ellos podrán llamar la misma rutina la cual será en-tonces interrumpida. Por lo tanto para proteger los progra-mas presentes contra determinadas obsoletencias, todos los pro-gramas deberán ser escritos para ser reentrantes. Una rutina reentrant ubica diferente almacen variable local en cada en-trada. De este modo, una entrada tardía no destruirá el pro-ceso asociado con una entrada temprana.

La misma técnica que fué realizada para permitir "re entrada" también permite "recursión". Una rutina recursiva - es definida como una rutina que se llama a si misma. Una rutina recursiva podrá ser escrita para simplificar la solución de determinados tipos de problemas, específicamente aquellos que tienen una estructura de datos cuyos elementos - pueden ser ellos mismos una estructura. Por ejemplo, una ecuación con paréntesis representa un caso donde la expresión en paréntesis podrá ser considerada como un valor el cual es operado fuera del resto de la ecuación. Un programador podrá optar por escribir una expresión evaluadora pasando por la - expresión entre paréntesis (la cual podrá también contener - expresiones entre paréntesis) en la llamada y recibir el valor regresado por la expresión en paréntesis.

2.7 FACULTADES DEL MC6809

Los siguientes párrafos explican brevemente como el MC6809 es usado con las técnicas de programación mencionadas anteriormente.

2.7.1.- Construcción de modulos. Un modulo puede ser definido como una parte misma lógica y discreta de un programa extenso. Un modulo construido apropiadamente aceptará entradas bien definidas, transporte hasta un juego de procesos,

y producirá una salida determinada. El uso de parámetros, almacén local y global es tratado en los siguientes párrafos. Donde los registros serán usados dentro del modulo (esencialmente en forma de almacén local), la primer cosa que se hace generalmente a la entrada de un modulo es empujarlos (salvarlos) dentro del stack. Esto puede hacerse con una instrucción (por ejemplo; PSHS Y,X,B,A). Después el cuerpo del modulo será ejecutado, los registros salvados son colectados, y un regreso de subrutina será realizado, al mismo tiempo que se saca el contador de programa del stack (por ejemplo; PULS A,B,X,Y,PC).

1).- Parámetros. Los parámetros pueden ser pasados a o desde otros modulos en registros, en caso de que estos (registros) provean almacén suficiente para el paso de parámetros, o en el stack. Si los parámetros son pasados por medio del stack, ellos serán puestos ahí antes del llamado del modulo de nivel inferior. El modulo llamado será entonces escrito para usar almacén local dentro del stack como sea necesario (por ejemplo; ADDA offset,S). Nótese que el desplazamiento (offset) requerido consiste del número de bytes empunjados, más dos de la dirección de regreso guardada en el stack, más el dato de desplazamiento al tiempo de la llamada. Este valor puede ser calculado de una forma manual, dibujando la estructura del stack, representando el modulo de entra da y asignando mnemónicos convenientes a estos desplazamien-

tos por medio del ensamblador. Los parámetros regresados son reubicados en la rutina que los envió. Si más parámetros son regresados de los que se enviaron al stack, un espacio para su regreso es ubicado por la rutina llamada antes de la llamada actual (si cuatro bytes adicionales serán regresados, el llamador ejecutará LEAS -4,S para adquirir almacen adicional).

2).- Almacen local. El espacio para almacen local es adquirido del stack mientras la presente rutina se está ejecutando y se regresa al stack antes de la salida. El acto de empujar los registros que serán usados esencialmente en los cálculos posteriores, salva aquellos registros en almacen local temporal. Almacen local adicional puede ser fácilmente adquirido del stack, por ejemplo; ejecutando LEAS -2048,S se adquiere un área de buffer que va de 0,S a 2047,S. Un byte en esta área puede ser accesado directamente por una instrucción que tenga un modo de direccionamiento de índice. Al final de la rutina, el área adquirida para almacen local es regresada (ejemplo; LEAS 2048,S) antes de la última instrucción PULL (sacar del stack). Para programas limpiadores, el almacen local deberá ser ubicado en la entrada del modulo y soltado a la salida del modulo.

3).- Almacen global. El área requerida para almacen global es también más efectivamente adquirida del stack, pro-

bablemente por la rutina de más alto nivel en el paquete estándar. Aunque esto es un almacen local en la rutina de más alto nivel, esto viene a ser "global" al posicionar un registro para apuntar a este almacen, (algunas veces referido como una marca del stack) entonces se establece la convección de que todos los modulos pasan por el mismo valor apuntador cuando son llamados los modulos de nivel inferior. En la práctica, esto es conveniente para dejar este registro marca del stack inalterado en todos los modulos, especialmente si los accesos globales son comunes. La rutina de más alto nivel del paquete estándar ejecutará la siguiente secuencia sobre la entrada (para inicializar el área global):

PSHS U marca de nivel superior.

TFR S,U nueva marca del stack.

LEAS -17,U ubicación de almacen global.

Notese que el registro U define ahora 17 bytes de ubicación local (permanente) que es global (los cuales son --1,U hasta -17,U) tal como otros globales externos (2,U y --precipitados) los cuales han sido pasados por el stack por la rutina que llama al paquete estándar. Cualquier global --puede ser accesado por cualquier modulo usando exactamente --el mismo valor offset en cualquier nivel (ejemplo; ROL RAT,U; donde RAT EQU -11 ha sido definido). Además, los valores --guardados en el stack antes de llamar al paquete estándar --pueden incluir apuntadores de datos o de periféricos de entradas-salida.

Cualquier operación de indexado podrá realizarse con indexado indirecto de estos apuntadores, lo cual significa, por ejemplo, que el modulo no necesita conocer nada acerca de la configuración actual hardware, excepto que (entrada reciente) el apuntador a un registro de entrada/salida haya síido ubicado en una localidad dada del stack.

2.7.2.- Código de posición independiente. Código en posición independiente significa que el mismo código de lenguaje de máquina puede ser ubicado en cualquier parte de memoria y a pesar de eso funcionar correctamente.

El MC6809 tiene un modo de salto largo relativo (desplazamiento de 16 bits) igual a los saltos del MC6800 (instrucciones BRANCH), más un direccionamiento con contador de programa relativo. El direccionamiento con contador de programa relativo usa el contador de programa (PC) como un registro indexable, lo cual permite que todas las instrucciones que referencian memoria también referencien datos relativos al contador de programa. El MC6809 también cuenta con -- instrucciones de cargado de dirección efectiva (LEA, load effective address) que permiten al usuario apuntar a un dato en una ROM (memoria de sólo lectura, read only memory) en una forma de independencia de posición.

Una regla importante para generar código con independencia en la posición es: NUNCA USAR DIRECCIONAMIENTO ABSOLUTO.

El direccionamiento con contador de programa relativo en el

MC6809 es una forma de direccionamiento de índice que usa el contador de programa como el registro base para una operación de indexado para offset constante.

Sin embargo, el ensamblador del M6809 trata el campo de dirección del PCR (contador de programa relativo) diferente del usado en otras instrucciones de indexado. En dirección con PCR, el tiempo de ensamblado del valor de ubicación es restado del valor (constante) del offset con PCR. La distancia resultante al símbolo deseado es el valor puesto dentro del código objeto de lenguaje de máquina. Durante la ejecución, el procesador suma el valor del tiempo de corrido del PC a la distancia para dar una dirección absoluta en posición independiente.

La forma de direccionamiento de indexado con PCR puede ser utilizada para apuntar a cualquier localidad relativa al programa descuidando la posición en memoria. La forma PCR de direccionamiento indexado permite el acceso a tablas dentro del espacio del programa en una forma de posición independiente usando la instrucción de cargado de dirección efectiva (LEA).

En un programa que esté completamente en independencia de posición, algunas localidades absolutas son comúnmente requeridas, particularmente para entradas/salidas. Si las localidades de los dispositivos de entradas/salidas son puestas en el stack (como globales) por una pequeña rutina de organización antes de que el paquete estándar sea llamado, to-

dos los modulos internos podrán ser sus entradas/salidas a este apuntador (ejemplo; STA (ACIAD,U)), permitiendo si se desea, que el hardware sea fácilmente cambiado. Unicamente la simple, pequeña y obvia rutina de organización necesitará ser reescrita para cada configuración hardware diferente.

Los valores globales, permanentes y temporales necesitan ser fácilmente disponibles en la forma de independencia de posición. Usar el stack para este tipo de datos, donde el dato es metido al stack y será directamente accesible. Guardando en el stack la dirección absoluta de los dispositivos de entradas/salidas antes del llamado de cualquier paquete software estándar, el paquete podrá usar las direcciones en el stack para entradas/salidas en cualquier sistema.

Las instrucciones LEA permiten el acceso a tablas, - datos o valores inmediatos en el texto del programa en una forma de posición independiente como se muestra en el siguiente ejemplo:

LEAX	:	MSG1,PCR
LBSR	.	PDATA
MSG1	FCC	/PRINT THIS;/

Esto significa que deseamos apuntar un mensaje a ser impreso del cuerpo del programa. Escribiendo "MSG1,PCR" señalamos a el ensamblador que calcule la distancia entre la dirección actual (dirección de la instrucción LBSR) y MSG1. Este resultado es insertado como una constante dentro de la --

instrucción LEA el cual será indexado del valor del contador de programa al tiempo de ejecución. Ahora no importa donde es ubicado el código, donde sea ejecutado el desplazamiento calculado del contador de programa será apuntado el MSG1. Este código tiene independencia en la posición.

Es común utilizar espacios en el stack hardware (SP) para almacen temporal. El espacio es hecho para variables temporales de 0,S hasta TEMP -1,S (donde TEMP es un valor, ejemplo 2000) por un decremento del apuntador del stack igual a la longuitud requerida de almacenado. Usaremos:

LEAS -TEMP,S

No únicamente se simplifica el código en posición in dependiente sino que está estructurado y ayuda en reentradas y recursiones.

2.7.3.- Programas reentrantes. Un programa que puede ser ejecutado por varios usuarios diferentes compartiendo la misma copia de éste en memoria es llamado reentrant. Esto es importante para sistemas que manejan interrupciones. Este método ahorra un espacio considerable de memoria, especialmente en las rutinas con interrupciones grandes. Los stacks son requeridos en los programas reentrantes, y el M6809 puede soportar cuatro stacks, usando los registros índices X y Y como apuntadores de stack.

Los stacks son mecanismos simples y convenientes para generar programas reentrantes.

Las subrutinas que usan stacks para pasar parámetros y resultados pueden ser construidas para ser reentrantes. -- Los accesos al stack usan el modo de direccionamiento de indexado para rapidez y eficiencia en la ejecución. El direccionamiento de estos stacks es rápido.

El código puro, o código que no se modifica a si mismo, es obligatorio para producir código reentrant. Ninguna información interna dentro del código está sujeta a modificaciones. El código reentrant nunca tiene almacen temporal interno, es fácil de expulsar, puede ser puesto en ROM y podrá ser interrumpible.

2.7.4.- Programas recursivos. Un programa recursivo es aquel que puede llamarse a si mismo. Ellos son muy útiles para analizar mecanismos y determinadas funciones aritméticas tales como computos factoriales. Tal como en la programación reentrant, los stacks son muy útiles para esta técnica.

2.7.5.- Vueltas (loops). La estructuración usual de los loops (por ejemplo; REPEAT ... UNTIL, WHILE...DO, FOR..., etc.) es disponible en lenguaje ensamblador exactamente en la misma forma en que un lenguaje compilador de alto nivel - puede trasladar la construcción para ejecución sobre la máquina deseada. Usando un loop FOR...NEXT como un ejemplo, es posible empujar (push) la cuenta del loop, incrementar el va-

lor, y el valor final ponerlo en el stack como variables locales a este loop. En cada paso a través del loop, el registro utilizado es salvado, la cuenta del loop actualizada, el incremento sumado, y el resultado comparado con el valor final. Basado en esta comparación, el contador del loop puede ser actualizado, el registro usado recobrado y las variables del loop des-localizadas. Macros medianas pueden hacer la -- forma original para loops triviales, en el lenguaje ensamblador. Tales macros pueden reducir errores resultantes del uso de instrucciones múltiples simplificando el armado de una es tructura de control estándar.

2.7.6.- Programación del stack. Muchas aplicaciones del microprocesador requieren almacenar datos como partes -- contiguas de información en memoria. El dato puede ser temporal, esto es, sujeto a cambio o puede ser permanente. Los da tos temporales serán comúnmente guardados en RAM. Los datos permanentes serán comúnmente guardados en ROM.

Esto es importante para permitir tanto al programa principal como a las subrutinas el acceso a este bloque de datos, especialmente si los argumentos están siendo pasados del programa principal a las subrutinas y viceversa.

1).- Operación de los stacks del M6809. Los apuntado res de stack son los marcadores que apuntan a el stack y su contenido interno. Aunque los cuatro registros de índice pue

den ser usados de stack, el S (apuntador de stack hardware) y el U (apuntador de stack de usuario) son generalmente preferidos porque las instrucciones push y pull administran a estos registros. Ambos son registros indexables de 16 bits. El procesador utiliza el registro S automáticamente durante las interrupciones y llamadas de subrutinas. El registro U es libre para cualquier propósito necesario. Este no es afectado por las interrupciones o llamadas a subrutinas llevadas a cabo por la lógica alambrada (hardware).

Un uso del modo de direccionamiento indirecto utiliza los apuntadores de stack para dejar direcciones de datos pasados a una subrutina en el stack como argumentos a una subrutina. La subrutina podrá ahora referenciar los datos con una instrucción. Cada operación push o pull del stack en un programa usa un postbyte el cual especifica que registro o juego de registros serán metidos o sacados del stack. En realidad con el largo número de instrucciones que se usan autoincremento y autodecremento, el M6809 puede competir con una verdadera arquitectura de stack de computadora.

Usando el apuntador de stack S o U, el orden en el cual los registros son metidos o sacados es mostrado en la Fig. 2.4. Nótese que metemos en el stack decrementando las localidades de memoria. El contador de programa es metido primero. Entonces el apuntador de stack decrementado y el otro apuntador de stack (U o S, según sea el caso) es metido en el stack. El decremento y almacenamiento continua hasta que todos los registros indicados por el postbyte son meti-




Fig. 2.4 Orden de almacenamiento en el stack.

dos en el stack. El apuntador de stack apuntará a lo alto -- del stack después de la operación push.

El orden de apilamiento es especificado por el procesador. El orden de apilamiento es idéntico al orden utilizado para todas las interrupciones hardware y software. El mismo orden es usado si un subjuego de registros es metido al stack.

Sin los stacks, los bloques estructurados de lenguajes de alto nivel más modernos serían muy molestos para llevarlos a cabo. El eslabonamiento de subrutinas es muy importante en la generación de lenguajes de alto nivel. En el párrafo 2.6.2 se describe como usar una marca de apuntador de stack para esta importante tarea

Una buena programación impone el uso del stack hardware para almacen temporal. Para reservar espacio, decrememos el stack por la cantidad de almacen requerido con la instrucción LEAS -TEMP,S . Esta instrucción guarda un espacio para variables temporales de 0,S hasta TEMP - 1,S .

2).- Ligado de subrutinas. En las rutinas de nivel superior, las variables globales son algunas veces consideradas a ser locales. En consecuencia, el almacen global es colocado en este punto, pero el acceso a esas mismas variables requiere valores de desplazamiento diferentes dependiendo de la profundidad de la subrutina. Porque la profundidad de la subrutina cambia dinámicamente, la longuitud no puede ser co

nocida de antemano. Este problema es solucionado asignando un apuntador (el registro U será utilizado en la siguiente descripción, pero X o Y podrán también ser utilizados) para marcar una localidad en el stack hardware usando una instrucción TFR S,U (pasar contenido de S a U). Si el programador hace esto inmediatamente antes de colocar almacen global, entonces todas las variables serán disponibles con un desplazamiento constante negativo de la localidad de esta marca del stack. Si el stack es marcado después de que las variables globales son ubicadas, entonces dichas variables serán disponibles con un desplazamiento constante positivo de registro U. El registro U es entonces llamado el apuntador marca del stack. Llamadas del apuntador del stack hardware pueden ser modificadas por interrupciones hardware. Por tal motivo, es fatal utilizar datos referidos mediante un desplazamiento negativo con respecto al apuntador del stack hardware S.

3).- Stacks software. Si más de dos stacks son necesarios, el modo de direccionamiento de autoincremento y auto decrecimiento pueden ser usados para generar apuntadores de --- stack software adicionales.

Los registros índices X, Y y U son absolutamente útiles en loops para propósitos de incrementos y decrementos. - El apuntador es utilizado para buscar tablas y también para mover datos de un área de memoria a otra (mover bloques). Esta característica de autoincremento y autodecremento es dis-

ponible en los modos de direccionamiento de indexado del M6809 para facilitar tales operaciones.

En autoincremento, el valor contenido por el registro índice (X o Y, U o S) es usado como la dirección efectiva y entonces el registro es incrementado (posincrementado). Y en autodecremento, el registro índice es primero decrementado y entonces usado para obtener la dirección efectiva (predecrementado). Posincremento o predecremento es siempre realizado en este modo de direccionamiento. Esto es equivalente en operación al push y pull de un stack. Esta equivalencia permite a los registros X y Y ser usados como apunadores de stack software. El modo de direccionamiento indexado puede también llevarse a cabo en un nivel extra de posindirección. Esta característica soporta parámetros y operaciones de apuntador.

2.7.7.- Tiempo real de programación. El tiempo real de programación requiere de un cuidado especial. Algunas veces un periférico o una tarea determinada demandan una respuesta inmediata de el procesador, otras veces pueden esperar. Más aplicaciones en tiempo real son demandadas en términos de la respuesta del procesador.

Una solución común es utilizar las capacidades de interrupción del procesador en la solución de problemas de tiempo real. Las interrupciones significan exactamente que; ellas requieren un rompimiento en la secuencia corriente de

los eventos para solucionar un requerimiento de servicio a-síncrono. El diseñador del sistema deberá considerar todas las variaciones de las condiciones que serán encontradas por el sistema incluyendo interacciones software con interrupciones. Como un resultado, los problemas debido al diseño software son más comunes en el código para llevar a cabo las interrupciones para programación en tiempo real que en otras - situaciones. Tiempo fuera en software, interrupciones hardware e interrupciones de control de programa son comúnmente usadas en la solución de problemas con programación en tiempo real.

2.8 DOCUMENTACION DEL PROGRAMA

El sentido común dictamina que un programa bien documentado es obligatorio. Comunmente es necesario explicar cada grupo de instrucciones desde su uso que no es siempre obvio visto en el código. Los programas ligados y las instrucciones de salto (branch) necesitan ser aclarados totalmente. Considerando los siguientes puntos cuando escribimos comentarios: actualización, precisión, integridad, brevedad y claridad.

La documentación precisa hace que usted y otras personas mantengan y adapten programas modernizados y/o los usen como complementos de otros programas.

A continuación se propone un patrón de documentación

de un programa:

A).- Cada subrutina deberá tener un bloque colector asociado que contenga a lo menos los siguientes elementos:

- 1). Una especificación total para esta subrutina (incluyendo estructuras de datos asociados) tal que el remplazo de código pueda ser generado partiendo de esta única descripción.
- 2). Todo uso de memoria posible deberá ser definida, incluyendo:
 - a) Toda RAM necesaria de almacen temporal - (local) usado durante la ejecución de esta subrutina o llamado de subrutinas.
 - b) Toda RAM necesaria para almacen permanentemente (usada para transferir valores de una ejecución de una subrutina a futuras ejecuciones).
 - c) Toda RAM accesada como almacen global (usada para transferir valores de o a subrutinas de nivel superior).
 - d) Todas las condiciones posibles de estados de salida, si estas van a ser usadas para el llamado de rutinas que prueban los acontecimientos internos de la subrutina.

- B).- El código interno para cada subrutina deberá tener suficientes comentarios de la línea asociada para ayudar en el entendimiento del código.
- C).- En independencia de posición el código no podrá modificarse a si mismo.
- D).- Cada subrutina que incluya un "loop" deberá ser documentada por separada con un diagrama de flujo o un seudo-algoritmo de lenguaje de alto nivel.
- E).- Cualquier modulo o subrutina deberá ser ejecutable empezando en la primer localidad y terminando en la última.

CAPITULO 3

PROGRAMA SIMULADOR

3.1 PROGRAMA SIMULADOR DEL MC6809

Definición de programa:

Este programa tiene como finalidad simular la ejecución de un programa escrito en código del microprocesador -- MC6809 empleando una microcomputadora Cromenco con Mp Z-80.

Para simular la ejecución se tendrán dos opciones:

Una en la que se ejecuta el programa simulado desde la dirección de inicio hasta la dirección indicada, pudiéndose indicar hasta 3 direcciones de fin, terminando al llegar a la primera de ellas.

La segunda opción consiste en la ejecución a pasos - del programa simulado (instrucción por instrucción) permi---

tiendo así el expulgado del programa.

3.1.1.- Datos de entrada:

a). El código del programa por simular que estará alojado en la memoria, mismo que será apuntado por un registro simulado (contador de programa), que se iniciará automáticamente con un valor que se definirá posteriormente pero que se podrá alterar por el usuario.

Este programa simulará en memoria todos los registros del WC6309, permitiendo al usuario examinarlos y modificarlos en cualquier momento además se podrá examinar y modificar todas las localidades de memoria que se destinen para área de usuario.


b). El nombre del archivo en el disco que contiene el programa, mismo que se indicará al solicitar la ejecución del programa.


c). Un archivo conteniendo el código por ejecutar -- mismo que se supondrá a partir de la dirección 0000H y se alojará en memoria por el programa simulador, mapeándolo en la zona destinada como área del usuario. Además se considerará de una longuitud determinada por el número de caracteres leídos del disco hasta encontrar un byte cuyo ASCII corresponda al "control Z".

d). Durante la ejecución de la simulación se aceptarán de la consola comandos que le indiquen las siguientes funciones :

- 1). Ejecución del programa completo .
- 2). Ejecución del programa a pasos .
- 3). Despliegue de registros .
- 4). Modificación de registros .
- 5). Despliegue de memoria .
- 6). Modificación de memoria .
- 7). Salida de simulación .
- 8). Indicación de error del usuario .

mismos que se indicaran según la gramática mostrada en la figura 3.1 . La explicación de cada una de las etiquetas indicadas por esta figura se detallan en la figura 3.2 .





3.1.2.- Datos de salida:

1). Afectará los registros y las localidades del área de usuario según se indicará en cada instrucción.

Si se pretende usar una localidad fuera del área de usuario indicará error con el mensaje "fuera de memoria".

2). Igual al caso No. 1, pero además indicará el contenido de todos los registros y banderas después de cada instrucción.

3). Mostrará el contenido del registro solicitado, — indicando el nombre y contenido, en el caso de que exista el registro, de lo contrario indicará "registro desconocido".

4). Igual al caso No. 3, pero después de mostrar el contenido esperará el nuevo valor.

5). Mostrará una tabla con tres columnas:

- La dirección.
- El dato en la dirección (cuando se pretenda leer contenidos de localidades no existentes, indicara error con el mensaje ("fuera de memoria").
- El ASCII del contenido.

6). Mostrará la dirección, el valor del dato, el --- ASCII en caso de que éste exista y esperará un nuevo valor.

7). Cederá el control al CDOS (Sistema Operativo de Disco Cromenco).

8). Además indicará error de comando cuando se violen las gráficas, con el mensaje "ERROR EN COMANDO".

3.2 EXPLICACION DE LA ESTRUCTURA DEL PROGRAMA

Debido a lo extenso y complejo del tema a tratar, - el programa simulador del MC6809 fué tratado en tres etapas y además en subrutinas, todo esto con el fin de que el lector vaya adentrándose de una forma simple y sencilla en las características de programación de este procesador.

Al ser dividido el programa en subrutinas el análisis del problema se simplifica ya que cada subrutina se encargara del estudio de problemas con características similares entre ellos mismos, por tal motivo el programa simulador quedó dividido en los grupos de rutinas que se muestran en las figuras 3.3 y 3.4 .

Cada una de las subrutinas consta de las siguientes 3 etapas:

Definición , Pseudo-código , Código .





Fig. 3.3 Estructura del programa simulador del MC6809.



NOTAS:

- A.- EVALUA LOS BITS 7, 6,
5 y 4.
- B.- EVALUA LOS BITS 3, 2,
1 y 0.
- C.- EVALUA LOS BITS 3 y 2
- D.- EVALUA POSTBYTE.
- E.- EVALUA LOS BITS 6,
5 y 4.
- F.- EVALUA EL BIT 6.
- G.- EVALUA EL BIT 1.
- H.- EVALUA EL BIT 0.

**4. POSTBYTE: B3, BC, B3,
9C, A3, AC, B3, BC--
(HEX.).**

**J.- POSTBYTE:= BE, 9E, 9F,
AE, AF, BE, BF, CE,
FF, DE, EE, EF, FE--
(HEX.).**

M= POSTBYTE:= 83, 8C, 93,
9C, A3, AC, B3, BC--
(HEX.).

Fig. 3.4 Estructura de la rutina `MAIN`.

a).- Definición. En esta etapa se realizó en forma de enunciado las cualidades y características de cada subrutina. Esta etapa comprende los siguientes puntos:

- 1) Nombre de la rutina.
- 2) Quien la realizó.
- 3) Cuando (fecha)
- 4) Qual es el fin de la rutina (objetivo).
- 5) Qué datos le dan cuando la llaman.
- 6) Qué datos proporciona cuando termina.
- 7) Cómo hace su función (procedimiento).
- 8) Qué datos proporciona a las rutinas que -- llama.
- 9) Qué datos le proporcionan las rutinas que llama.

b).- Pseudocódigo. Basándose en la etapa de definición para cada subrutina se trató el tema pero en una forma más técnica. Esto es, lo que se indica en la definición se planteó de una forma más específica detallando paso a paso la estructura de la subrutina, de tal forma que el lector pueda comprender más facilmente el desarrollo de la etapa de código siguiente.

c).- Código. Comprende la solución del objetivo plan

teado en la etapa de definición. El desarrollo de esta etapa se basa únicamente en la de pseudocódigo ya que está contiene la información necesaria. El código es ya el lenguaje simulador del procesador de MOTOROLA MC6809, llevado a cabo con el procesador de Zilog Z-80.

CAPITULO 4

DEFINICION

D E F I N I C I O N E S :

; ESTANDAR : ESTANDAR DOS.

; ESTANDAR PALACIAL : ESTANDAR J.

; SUBEST : 1.8.8.

; SUBEST : 6-7-8.

; CATEGORICO : ADMINISTRACION DE LOS RECURSOS DE MEMORIA -
; LOS DIFERENTES COLABORES SON CUELA EN ESTIMACION
; Y TUS SON LAS CONDICIONES INICIALES.

; DATOS DE ARRIBADA :

; - VALORES DEL PROGRAMA A EJECUTAR.

; DATOS DE SALIDA :

; - ESTADOS DE BANCA.

; PROCESSIONARIO : INICIALIZA LOS MEDIOS TIPOS SIMULADOS DE -
; DIANTE LA RUTINA "DISCO" Y EL COMIENZO DEL PROGRAMA
; QUE DEL DISCO AL PROGRAMA PUEDE EJECUTAR, POSTERIOR-
; mente mediante la rutina "BUFFER" obtiene el NOI -
; SER DE COLABOR, SI ESTA DATA DEFECTUO SOLICITA A
; LA RUTINA CORRESPONDIENTE SU EJECUCION Y ALIVIALEM-
; TE UNA SUBCITA AL PROGRAMA A PARTIR DE LA ESTACION
; DEL SERVICIO, SALVO QUE SE HALLADO SOLICITADO SEA -
; EL DE FIR 1 EN TAL CASO SE TERMINA DE EJECUTAR EL
; PROGRAMA, CONSOLIDANDO EL CONTENIDO AL "CDOS".

; DATOS DE ARRIBADA A LA RUTINA "DISCO" :

; - VALORES DEL ARCHIVO (VALORABLE BUFFER).

“لیکن ”سینا“ ایشان کیا کر دے گا ؟

- SURFET DE PUGNALADA (SCA CODIGO 6809).
(*Cratulus laevigatus*).

ESTADOS UNIDOS DE AMÉRICA A LA REPÚBLICA "DUFÉE"

$$f_{\alpha} = \mu_{\alpha}^{\beta} \mu_{\beta}^{\gamma} \mu_{\gamma}^{\delta} f_{\delta}$$

RESULTS OF STUDY AND ANALYSIS OF THE "BUFFER" TEST

= ~~UPPER CLASS CUMULUS (VARIABLE BUFF).~~

*; DATOS DE ENFRENTAMIENTO A LAS AUTORIDADES "EJECUCION", "DESPLIEGUE",
; Y "SUSTITUCION".*

- REGISTROS SIMULADOS (VARIABLE:ACCA,ACCB,RIX,...).
- ÁREA DEL USUARIO (VARIABLE USUARIO).
- BUFFER (VARIABLE BUFF).

; DATOS DE SALIDA A LAS RUTINAS "EJECUCION", "DESPLEGUE",
; Y "SUSTITUCION":

- REGISTROS SIMULADOS (VARIABLE: ACIA, ACCB, RIX, ...)
- AREA DEL OSCARIO (VARIABLE: CIUARIC).

; DATOS DE ENTRADA A LA RUTINA "ERROH" :

- ۷۱۲۰۰.

; DATOS DE SALIDA A LA AUTINA "ERROR":

- INDICACION EN EL VIDEO "ESTAR EN COMANDO".

; DATOS DE ENTRADA A LA RUTINA "OBTEN" :
; - BUFFER (VARIABLE BUFF).

; DATOS DE SALIDA A LA RUTINA "UBTER":
; - CARACTER (EN REGISTRO "A").

...and the world will be at peace.

- 80 -

; DISCO [DISCO].

; ELABORO : A.E.H.

FECHA : 7-V-82.

; OBJETIVO : LEER DEL DISCO EL PROGRAMA POR EJECUTAR.

; DATOS DE ENTRADA :

; - NOMBRE DEL PROGRAMA.

; - ARCHIVO EN EL DISCO.

; DATOS DE SALIDA :

; - BUFFER DEL PROGRAMA CON CODIGO 6809.

; PROCEDIMIENTO : PARTIENDO DE LA AYUDA QUE NOS DA EL SISTEMA OPERATIVO DE DISCO (CDOS), SE BAJA DEL DISCO

; EL PROGRAMA POR EJECUTAR Y LO LOCALIZA A PARTIR DE

; LA DIRECCION 0000 DEL AREA DEL USUARIO.

//

; BUFFER [BUFFER].

; ELABORO : A.E.H.

FECHA : 7-V-82.

; OBJETIVO : OBTENER EL NOMBRE DEL COMANDO POR EJECUTAR.

; DATOS DE ENTRADA :

; - CADENA DE DATOS DE 1 A 20 CARACTERES PROVENIENTE

; - DE LA CONSOLA.

; DATOS DE SALIDA :

; - BUFFER CON COMANDO.

; PROCEDIMIENTO : CON AYUDA DEL "CDAS" SE LEE UNA CADENA -
; DE DATOS DE 1 A 20 CARACTERES PROVENIENTES DE LA -
; CONSOLA, DANDOSE POR TERMINADA LA CADENA DE DATOS
; POR UN 'CR' O BLSH CUANDO SE LLega A LOS 20 CARAC-
; TERBS.

DATOS DE ALTAZA A "CICLO"

i = *ITINGUAC*.

DATOS DE SALIDA DE "CDOS":

- CARACTER EN EL REGISTRO "A"

EJECUCION COMPLETA / EJECUTA 7.

: ELABORO : A. E. H. :

FUCHA : 11-V-82.

: OBJETIVO : EJECUCION COMPLETA DEL PROGRAMA.

DATOS DE ALTRADE

i — *SUFEER*

- REGISTRAR'S SIGNATURE -

— ANNA LAL USUARIO.

: DATOS DE SALUD :

= REGISTROS SIMULADOS ALTA RADAR.

- ÁREAS DOU USUÁRIO.

: PROCEDIMIENTO : CON AYUDA DE LA RUTINA "OBTOP". SE OB-

TIEMPO LOS TOPAS DEL PROGRAMA (INICIO-FIN) Y EN SE

GUIDA CON LA AYUDA DE LA RUTINA "LIST" SE EJECU-

PARA LAS ILUSTRACIONES CONTENIDAS EN ESTA ÁREA:

; DATOS DE ENTRADA A LA RUTINA "GETUP":

— سلیمانیہ۔

; DATOS DE SALIDA A LA RUTINA "USTOP" ;

= 4704000106 03 161010.

- DIRECCION DE PAPERS TIPS -

= *U.S. AIR FORCE* *FOR SECURITY* *TOP SECRET*

- DIRECCION DE TECNOLOGIA FISICA.

; DATOS DE ENTRADA A LA RUTINA "INST"

- DIASCCION DE INICIO.

- DISCUSSION DES PRINCIPES TUPÉ.

- DIRECCION DE SEGUNDO TURB.

- DIRECCION DE TACERIA PUE.

- ABSISTENCE SIMULATIONS.

- ARBA DUL USUARIU.

; DENTRO DE SABIDURIA A LA ALTAIRIA "PIRATA";

— *Introduzione alla filosofia*.

و - *اندی دل یونانی*.

ESTACIONES DE TEFES / ESTOPA/.

Digitized by srujanika@gmail.com

FICHA : 14-V-62.

; CLOSTIVO : OBTENER LAS DIRECCIONES DE INICIO Y FIN.

: DA FOGO DE SUTRADA :

i - BUFFER.

THE SALT OF SALVATION:

• مادنہ تائیدت -

- DISCUSSION DES RÉSULTATS TRIFÉ.

- DIRECCION DE SEGUNDO TOPE.

- DISCUSSION BY THIRD PERSON.

Y PROSPECTAR : CON LA AYUDA DE LA RUTINA "CBTDIR" SE OB-

PLANEADA DIRECCION. ESTA DIRECCION FUEDE SER DE -

INICIO O DE FIN.

; UN FUS DE ENTRADA A LA RUTINA "ERROR":

— FLAUGUBO —

; DATOS DE SALIDA A LA RUTINA "ERROR" :

- INDICACION EN EL VIDEO ("ERRORES EN COLOCANDO").

; DATOS DE LA PRADA A LA RUTINA "OBTER" :

; — SURF'SURF.

; DAÑOS DE VALIDEZ A LA AUTORIDAD "UBTAN":

; — CARACTÈRE.

; DALES DE ENTRADA A LA RUTINA "OSYDIR" :

; — *BUS'X'DAI.*

DATOS DE SALIDA A LA RUTINA "OBTDIR":

; — DIRECCION.

...the first time I ever saw a real live black person.

; OBTENCION DE DIRECCION OBTDIR.

; BLABORO : A.B.H.

FECHA : 14-V-82.

; OBJETIVO : OBTENER UNA DIRECCION.

; DATOS DE ENTRADA :

- BUFFER.

; DATOS DE SALIDA :

- DIRECCION.

; PROCEDIMIENTO : ESTA RUTINA OBTENDRA CUATRO CARACTERES

; (EN ASCII) DEL BUFFER Y A PARTIR DE ELLOS GENERA-

; RA UN NÚMERO QUE SERA LA DIRECCION.

; DATOS DE ENTRADA A LA RUTINA "OBTDIR" :

- BUFFER.

; DATOS DE SALIDA DE LA RUTINA "OBTDIR" :

- CHARACTER.

//////////

; UNA INSTRUCCION LINEST.

; BLABORO : A.B.H.

FECHA : 14-V-82.

; OBJETIVO : ADQUIRIR EL CODIGO DEL PROGRAMA Y VER LA

; EJECUCION DE LA INSTRUCCION MEDIANTE GRUPOS.

; DATOS DE ENTRADA :

; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.

; DATOS DE SALIDA :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.

; PROCEDIMIENTO : CON EL CONTENIDO DEL CONTADOR DE PROGRAMA SE OBTIENE EL CODIGO DE LA INSTRUCCION PARA EJECUTAR, INCREMENTA EL CONTADOR DE PROGRAMA Y FINALMENTE CLASIFICA LA INSTRUCCION PARA EJECUTAR EN 6 GRUPOS DE ACORDO A LAS SIGUIENTES CARACTERISTICAS DEL CODIGO DE LA INSTRUCCION PARA EJECUTAR.

; - GRUPO 0 : CUANDO LOS BITS 7,6,5,4. TOLKEN VALOR -
; DE 0000 & DIBEN LOS BITS 7 Y 6 TOLKEN EL
; VALOR DE 0 Y 1.
; - GRUPO 1 : CUANDO LOS BITS 7,6,5,4. TOLKEN VALOR -
; DE 0001.
; - GRUPO 2 : CUANDO LOS BITS 7,6,5,4. TOLKEN VALOR -
; DE 0010.
; - GRUPO 3 : CUANDO LOS BITS 7,6,5,4, TOLKEN VALOR -
; DE 0011.
; - GRUPO 4 : CUANDO LOS BITS 7,3,2. TOLKEN VALOR DE
; 111. O DIBEN LOS BITS 7,3,2,1,0. TOLKEN
; VALOR DE 10011.
; - GRUPO 5 : CUANDO EL BIT 7 SEA 1 Y NO ESTE INCLUIDO EN EL GRUPO 4.

; DATOS DE ENTRADA A LAS RUTINAS "GRUPO 0" HASTA "GRUPO 5":
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - CODIGO DE INSTRUCCION.

; DATOS DE SALIDA DE LAS RUTINAS "GRUPO 0" Y "GRUPO 5":
; - ADMINISTRAR SISTEMAS.
; - AREA DEL USUARIO.

W. H. G. (William Henry Godwin) (1759-1836), English political theorist, author, and publisher.

; GRUFO C [GRUPOF].

CLASURAS

FECHA : 15-VI-82.

; OBJETIVO : OBTENER LA DIRECCION DE LA LOCALIDAD DE MEMORIA QUE AFECTARA LA INSTRUCCION A EJECUTAR Y VER LA EJECUCION DE LA INSTRUCCION.

DE TOS DE ST. VINCENT

• [Bachilleratos](#) • [Ingenierías](#) • [Facultades](#) • [Centros](#) • [Carreras](#) • [Ayuda](#)

$\text{E} = 6336.036 \cdot 10^4 kJ/m^3$

- Guidelines for the Interpretation -

$\vdash \neg A \wedge B \rightarrow \neg B \rightarrow A \wedge \neg B$

$\hat{f}_1 = \text{ReLU}(\hat{f}_0) = \text{ReLU}(4.008)$

$\hat{z} = 45.34 \text{ DEG}$ $U_0/U_{\infty} = 1.0$

; PROCEDIMIENTO : MEDIANTE EL CODIGO DE LA INSTRUCCION OB-
; TIENE LA REGLA PARA ADQUIRIR LA DIRECCION POR AFEC-
; TAR Y POSTERIORMENTE CLASIFICA EL CODIGO ENTRE LAS
; DIFERENTES INSTRUCCIONES. LAS REGLAS PARA OBTENER
; LA DIRECCION DE LA LOCALIDAD POR AFECTAR SON LAS -

DIRECTO : CUANDO LOS BITS 7,6,5,4. TOLERAN VALOR DE

THE BUDGET OF THE STATE OF KARNAKUTTA - 2 6 5 4 - 2014

VALOR \$500.

*INDICADOR : SISTEMA BOMBITAS 7, 6, 5, 4. TOLERA VALOR DE
+110.*

ESTENDIDO : CUANDO LOS BITS 7, 6, 5, 4. Tienen VALOR -
- 1111.

LAS REGLAS PARA CLASIFICAR LA INSTRUCCION DEL GRUPO 0 DE ACORDO A LOS VALORES QUE TOLLEN LOS BITS 3, 2, 1, 0. SON LAS SIGUIENTES :

SIT	3 2 1 0	MULTIPLICADOR
-	0 0 0 0	REG
-	0 0 0 1	+ CODIGO NAO DEFINIDO.
-	0 0 1 0	+ CODIGO NAO DEFINIDO.
-	0 0 1 1	COR
-	0 1 0 0	LDR
-	0 1 0 1	+ CODIGO NAO DEFINIDO.
-	0 1 1 0	RUR
-	0 1 1 1	DRR
-	1 0 0 0	ADL (LDR)
-	1 0 0 1	RUL
-	1 0 1 0	DEC
-	1 0 1 1	+ CODIGO NAO DEFINIDO.
-	1 1 0 0	INC
-	1 1 0 1	LST
-	1 1 1 0	JMP
-	1 1 1 1	CLR

DATOS DE ENTRADA A LAS RUTINAS QUE EVALUAN LA DIRECCION

; RUS' ASIANISTAN ;

; - *Ranistulus simulans*.

; - 102 OF THE DECODE -

; DATOS DE SALIDA DE LAS RUTINAS QUE EVALUAN LA DIRECCION
; POR AFECTAR :

- ; - REGISTROS SIMULADOS.
- ; - DIRECCION EFECTIVA.
- ; - PC ACTUALIZADO.

; DATOS DE ENTRADA A LAS RUTINAS QUE EJECUTAN LA INSTRUCCION :

- ; - PC ACTUALIZADO.
- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.
- ; - DIRECCION EFECTIVA.

; DATOS DE SALIDA DE LAS RUTINAS QUE EJECUTAN LA INSTRUCCION :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; DIRECTO [DIRECT].

; ELABORO : A.E.H.

FECHA : 16-VI-82.

; OBJETIVO : OBTENER LA DIRECCION POR AFECTAR.

; DATOS DE ENTRADA :

- ; - REGISTROS SIMULADOS.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - DIRECCION EFECTIVA.

- FC ACTUALLY MADE.

; PROCEDIMIENTO : SE OBTIENE EL BYTE APUNTADO POR EL PC Y
; SE SIGUELA SE INCREMENTA EL PC.
; SE OBTIENE EL CONTENIDO DEL REGISTRO DIRECTO DE -
; PAGINA Y SE CONCATENA CON EL BYTE OBTENIDO DEL PC.
; EL REGISTRO DIRECTO DE PAGINA CONTENDRA EL BYTE -
; MAS SIGNIFICATIVO Y EL BYTE OBTENIDO DEL PC SERA -
; EL MENOS SIGNIFICATIVO. FORLANDO ASI UNA DIRECCION
; EFECTIVA DE 16 BITS.
; ESTO PERMITE EL ACCESO A 256 LOCALIDADES DENTRO DE
; QUALQUIERA DE LOS 256 PAGINAS.

: ACCUMULATORS "A" / ACCA 7.

J. FLAVONOIDS: A. R. K.

FACHA : 18-VI-82.

OBJETIVO : OBTENER AL REGISTRO POR AFECTAR.

MATERIAIS DE SINTETICO

- REGISTROS SIEULADOS.

• مکالمات ادبیات فارسی

- *Aboriginal Studies*.

- DIRECCION EFECTIVA -

Journal of World History, Vol. 19, No. 1, March 2005, pp. 1–20.

LA DIRECCION DE UNA DETALLADA LOCALIDAD DE EE-
LONJA.

; ACUMULADOR "B" [ACCB].

; TRABAJO : A.E.H.

FECHA : 21-VI-82.

; OBJETIVO : OBTENER EL REGISTRO SIMULADO POR AFECTAR.

; DATOS DE ENTRADA :

; - REGISTROS SIMULADOS.

; DATOS DE SALIDA :

; - REGISTROS SIMULADOS.

; - DIRECCION EFECTIVA.

; - PC ACTUALIZADO.

; PROCEDIMIENTO : EL ACUMULADOR "B" SE REFERENCIARA COMO -

; LA DIRECCION DE UNA DETERMINADA LOCALIDAD DE MEMO-

; RIA.

; INDEXADO [INDEX].

; TRABAJO : A.E.H.

FECHA : 30-VI-82.

; OBJETIVO : OBTENER LA DIRECCION POR AFECTAR.

; DATOS DE ENTRADA :

; - AREA DEL USUARIO.

; - REGISTROS SIMULADOS.




Fig. 4.1 Estructura del direccionamiento de indexado (postbyte).

; DATOS DE SALIDA :
; - REGISTROS SIMULADOS.
; - DIRECCION EFECTIVA.
; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE TOME EL POSTBYTE Y SE INCREMENTA EL -
; PC .
; UNO DE LOS REGISTROS (X,Y,U O S) Y ALGUNAS VECES -
; EL PC ES USADO EN EL CALCULO DE LA DIRECCION EFECTIVA
; DEL OPERANDO DE LA INSTRUCCION.
; EL POSTBYTE LOS INDICARA CON QUE REGISTRO TRABAJAREMOS, ESTO ES :
; INDICE X : CUANDO LOS BITS 6 Y 5 TOLLEN EL VALOR DE
; 00.
; INDICE Y : CUANDO LOS BITS 6 Y 5 TOLLEN EL VALOR DE
; 01.
; STACK U : CUANDO LOS BITS 6 Y 5 TOLLEN EL VALOR DE
; 10.
; STACK S : CUANDO LOS BITS 6 Y 5 TOLLEN EL VALOR DE
; 11.
; EN SEGUIDA EL BIT 7 (DEL POSTBYTE) LOS INDICARA :
; OFFSET DE 5 BITS : CUANDO SU VALOR SEA DE 0.
; EVALUACION DE LOS BITS 3,2,1 Y 0 . CUANDO EL VALOR
; DE ESTE BIT 7 SEA 1. EN TAL CASO LAS OPERACIONES SE
; CLASIFICARAN DE LA SIGUIENTE MANERA:
; BIT 3 & 1 0 OPERACION
; - 0 0 0 0 OPERACION I
; - 0 0 0 1 INC + 2
; - 0 0 1 0 OPERACION II
; - 0 0 1 1 DEC - 2
; - 0 1 0 0 AC OFFSET
; - 0 1 0 1 REGISTRO "B"
; - 0 1 1 0 REGISTRO "A"

; - 0 1 1 1 + CODIGO NO DEFINIDO.
 ; - 1 0 0 0 OFFSET DE 8 BITS
 ; - 1 0 0 1 OFFSET DE 16 BITS
 ; - 1 0 1 0 + CODIGO NO DEFINIDO.
 ; - 1 0 1 1 REGISTRO "D"
 ; - 1 1 0 0 PC & BITS
 ; - 1 1 0 1 PC 16 BITS
 ; - 1 1 1 0 + CODIGO NO DEFINIDO.
 ; - 1 1 1 1 OPERACION III
 ; PARA EL CASO EN EL QUE LOS BITS 3, 2, 1, 0. NO NAYAN
 ; TORNADO LOS VALORES DE 0000, 0010, 1111. (OPERACIONES
 ; I, II, III) Y QUE EL CODIGO ESTE DEFINIDO, EL BIT -
 ; CUATRO DEL POSTPONTE ACS INDICARA :
 ; DIRECCIONAMIENTO NO INDIRECTO : CLARO SU VALOR -
 ; SEA 0.
 ; DIRECCIONAMIENTO INDIRECTO : CUANDO SU VALOR SEA 1

; DATOS DE ENTRADA A LAS RUTINAS DE "OPERACION":
; - CODIGO DEL POSTBYTE.
; - VARIABLE REGISTRO.

; DATOS DE SALIDA DE LAS RUTINAS DE "OPERACION":
; - REGISTROS SIMULADOS.
; - DIRECCION EFECTIVA.
; - PC ACTUALIZADO.

.....

; OFFSET BY 5 BITS [OFFSET5].

ELABORO : A.B.H.

FECHA : 20-VII-82.

; OBJETIVO : REALIZAR UN CORRELACION DE 5 BITS EN UN RE —
; REGISTRO INDICA C EN UN APUNTADOR DE STACK.

; DATOS DE ENTRADA :
; — CODIGO DEL POSTBYTE.
; — VARIABLE REGISTRO.

; DATOS DE SALIDA :
; — REGISTROS SIMULADOS.
; — DIRECCION EFECTIVA.
; — PC ACTUALIZADO.

; PROCEDIMIENTO : CUANDO EL BIT 7 DEL POSTBYTE TOME EL VALOR DE C, EL CONTENIDO DEL REGISTRO DESIGNADO EN + EL POSTBYTE (BIT 6 Y 5) SERA SUMADO A UN VALOR OFF SET DE 5 BITS (BITS 4,3,2,1,0.; CONTENIDOS EN EL POSTBYTE) DE DOS COMPLEMENTO PARA FORMAR LA DIRECCION EFECTIVA DEL OPERANDO DE LA INSTRUCCION.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; OPERACION I [OPC1].

; ELABOROU : A.B.H. FECHA : 23-VII- 82.

; OBJETIVO : EVALUAR EL BIT 4 DEL POSTBYTE. Y EJECUTAR UNA INSTRUCCION.

; DATOS DE ENTRADA :
; — CODIGO DEL POSTBYTE.
; — VARIABLE REGISTRO.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - DIRECCION EFECTIVA.
- ; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE EVALUARA EL BIT 4 DEL POSTBYTE DE LA

; SIGUIENTE MANERA :

- ; - INC + 1 : CUANDO SU VALOR SEA 0(CERO).
- ; - + CODIGO NO DEFINIDO : CUANDO SU VALOR SEA 1(UNO)
- ; EN ESTA RUTINA EL DIRECCIONALIENTO SERA NO INMEDIO.
- ; TO.

//////////

; OPERACION II OPR2II.

; AUTOR : A.B.H.

FECHA : 23-VII-82.

; OBJETIVO : EVALUAR EL BIT 4 DEL POSTBYTE. Y EJECUTAR UNA
; INSTRUCCION.

; DATOS DE ENTRADA :

- ; - CODIGO DEL POSTBYTE.
- ; - VARIABLE REGISTRO.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - DIRECCION EFECTIVA.
- ; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE EVALUARA EL BIT 4 DEL POSTBYTE DE LA

; SIGUIENTE MANERA :

- DEC - 1 : CUANDO SU VALOR SEA C.
- + CODIGO AL DEFINIDO : CUANDO SU VALOR SEA 1.
EN ESTA AUTINA EL DIAGNOSTICO SERIA NO INDICADO.

OPERACION III / OPERACION 7.

LABORO : A.S.H. **FECHA : 23-VII-02.**

**; OBJETIVO : EVALUAR EL BIT 4 DEL POSTBYTE. Y EJECUTAR UNA
; INSTRUCCION.**

; DATOS DE ENTRADA :
; - CODIGO DEL POSTDRAFT.
; - FC.

; DATOS DE SALIDA :
; - DIRECCION EFECTIVA.
; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE EVALUARA EL BIT 4 DEL POSTBYTE DE LA
; SIGUIENTE MEMORIA :
;
; - + CODIGO NO DEFINIDO : CUANDO SU VALOR SEA DE 0.
;
; - EXTENDIDO "EXTR" : CUANDO SU VALOR SEA DE 1.

...and the world will be at peace.

: + CODIGO NO DEFINIDO / MODEM 7.

; ELABORO : A.E.H..

FECHA : 26-VII-82.

; OBJETIVO : INDICAR QUE EL CODIGO UTILIZADO NO ESTA DEFINIDO. Y LA DIRECCION DEL PC.

; DATOS DE ENTRADA :

- ; - PC.
- ; - TOPE 1, TOPE 2, Y TOPE 3 .

; DATOS DE SALIDA :

- ; - INDICACION VISUAL " CODIGO NO DEFINIDO ".
- ; - DIRECCION DEL PC.

; PROCEDIMIENTO : SE INDICARA EN LA TERMINAL DE VIDEO QUE
; EL CODIGO UTILIZADO NO ESTA DEFINIDO. ESTO ES QUE
; NO EXISTE LA INSTRUCCION. ADemas, INDICARA LA DI-
; RECCION DEL BLOQUE CODIGO.

; +++ BLOQUE ES UNA RUTINA DE UTILERIA +++.

; DATOS DE ENTRADA A LA RUTINA QUE CONVIERTEN UN VALOR BI-
; NARIO (DEL PC) EN SU HEXADECIMAL "ASCII" :
; - VALOR BINARIO.

; DATOS DE SALIDA DE LA RUTINA "ASCII" :
; - VALOR ASCII (HEXADECIMAL).

; //

; INGRESO A LOS [INC + 2].

; ELABORO : A .E.H..

FECHA : 26-VII-82.

; OBJETIVO : ENCONTRAR LA DIRECCION EFECTIVA DEL OPERANDO
; DE LA INSTRUCCION.

; DATOS DE ENTRADA :
; - REGISTROS SIMULADOS.

; DATOS DE SALIDA :
; - REGISTROS SIMULADOS.
; - DIRECCION EFECTIVA.
; - PC ACTUALIZADO.

; PROCEDIMIENTO : AL CONTENIDO DE UNA DIRECCION EFECTIVA -
; CONTENIDA EN UN REGISTRO INDICADOR (X,Y,U O S) ES
; USADO Y SE SIGUIERA EL REGISTRO INDICADOR EN INCRE-
; MENTARIO. LA CANTIDAD DE INCREMENTO SERA DE DOS PO-
; SICIONES (16 BITS).

||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; DECIMONOVENA LINEA DE DEC - 2 J.

; AUTOR : A.E.H. FECHA : 27-VII-82.

; OBJETIVO : ENCONTRAR LA DIRECCION EFECTIVA DEL OPERANDO
; DE INSTRUCCION.

; DATOS DE ENTRADA :
; - REGISTROS SIMULADOS.

; DATOS DE SALIDA :
; - REGISTROS SIMULADOS.
; - DIRECCION EFECTIVA.

- FC ACTUALIZAD.

; PROCEDIMIENTO : EL REGISTRO INDICADOR (X,Y,U O S) DESIGNA
; UNA DE LAS POSIBILIDADES DE ACTUACION AUTOMATICAMENTE DE
; ACORDANDO A LAS POSICIONES Y ESTADOS DEL CONTENIDO
; DE LA NUEVA DIRECCION SO CREADO.

...the first time I ever saw a real live black person.

NO OFFSET SINCE \bar{I} .

*3. **Biogenesis** is **Abiotic**.*

EFGH4 : E7-VII-82.

**OBJETIVO : ENCONTRAR LA DIRECCION EFECTIVA DEL OPERANDO
DE INSTRUCCION.**

DATOS DE ENTRADA:

- VARIABLE REGISTRATION

• 067048 067861704 •

• = REVISITATION & LISTS

$\mathcal{D} = \mathcal{D}(\mathcal{S}, \mathcal{C}, \mathcal{E}, \mathcal{F})$

= EC-4(CTU61)13600

; PROCEDIMIENTO : EL CONTENIDO DEL REGISTRO DESIGNADO EN -
; EL POSTBYTE ES SUMADO A UN VALOR OFSET EN DOS CAS-
; PLIBAMENTE PARA FORMAR LA DIRECCION EFECTIVA DEL CIE-
; RANDO DE LA INSTRUCCION. EL CONTENIDO DEL REGISTRO
; DESIGNADO NO ES AFECTADO POR ESTA SUMA. EN ESTE CA-
; SO EL REGISTRO DESIGNADO CONTIENE LA DIRECCION E-
; FECTIVA.

; REGISTRO "B" [REG B].

; BLABURG ; A.B.H.

FECHA : 28-VII-82.

; OBJETIVO : ENCONTRAR LA DIRECCION EFECTIVA DEL OPERANDO

ESTADOS DE ENTRADA

- VARIABILITÀ HABITATRO -

- ACUMULADOR "B".

مکانیزم این تغییرات را در

- REGISTROS SIMULADOS.

- DIRECCIÓN EFECTIVA.

- PC ACTUALIZADO.

; PROCEDIMIENTO : EL CONTENIDO DEL REGISTRO INDICE C APUN-
; TADOR DESIGNADO EN EL POSTBYTE ES TEMPORALMENTE SU-
; LADO A UN VALOR OFFSET EN DOS COMPLEMENTO CONTEI-
; DO EN EL ACUMULADOR "B" (8 BITS). NI EL REGISTRO -
; DESIGNADO NI EL ACUMULADOR SON AFECTADOS POR ESTA -
; SUBR.

• 3000 IS THE "A" IN THE 3000-7.

• 6145050 • 6-K-5-

EEGHA : 29-VII-82 -

*; OBJETIVO : ENCONTRAR LA DIRECCION EFECTIVA DEL OPERANDO
; DE INSTRUCCION.*

; DATOS DE ENTRADA :

- ; - REGISTRO SIMULADO (X, Y, U O S).
- ; - ACUMULADOR "A".

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - DIRECCION EFECTIVA.
- ; - PC ACTUALIZADO.

; PROCEDIMIENTO : EL CONTENIDO DEL REGISTRO INDICE O APUNTADOR DESIGNADO EN EL POSTBYTE, ES SUMADO TEMPORALMENTE A UN VALOR OFFSET EN DOS COMPLEMENTO CONTENIDO EN EL ACUMULADOR "A" (6 BITS). SI EL REGISTRO DESIGNADO NI EL ACUMULADOR SON AFECTADOS POR ESTA SUMA.

//////////////////////////////

; OFFSET DE 6 BITS [OFST&T].

; AUTOR : A.E.H.

FECHA : 29-VII-82.

; OBJETIVO : ENCONTRAR LA DIRECCION EFECTIVA DEL OPERANDO DE INSTRUCCION.

; DATOS DE ENTRADA :

- ; - REGISTROS SIMULADOS (X, Y, U O S).
- ; - 1 BYTE QUE INDIQUE EL OFFSET.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - DIRECCION EFECTIVA.

ESTOS SON LOS SITIOS DONDE SE HAN CONFIRMADO LOS DOS DÍAS
DE LA ESTADÍSTICA DE LOS CASOS DEL FORTIN DE TUYATE.

W. E. B. DuBois, 1868-1963

REGISTRO "D" / REGD /.

: SLABCRO : A.A.A. : FACHA : 29-VII-82.

**; OBJETIVO : ALCUENTRAR LA DIRECCION EFECTIVA DEL OPERANDO
; DE INSTRUCCIONES.**

1970-71

- *REGISTRATION OF LANDS (X, Y, U & S).*
- *REGISTRATION OF LANDS.*

; DATOS DE SALIDA:;

- REGISTROS SIMULADOS.
- DIRECCION EJECUTIVA.
- PC ACTUALIZADO.

; PROCESILLENTO : EL CONTENIDO DEL REGISTRO INDICE O APUN-
; TADOR DESIGNADO EN EL POSTBYTE ES TELEFONALMENTE SU-
; LADO A UN VALOR OFSET EN LOS COMPLEMENTO CONTENI-
; DO EN EL ACUMULADOR "D" (16BITS). SI EL REGISTRO -
; DESIGNADO NI EL ACUMULADOR SON AFECTADOS POR ESTA
; CUCHA.

; PC ~~00FF&4T~~ DB 6 BITS /PCUR'0/.

PLACER = $A - B + C$

COULD : $\delta S = VTT = \delta \varphi$.

*; OBJETIVO : ENCONTRAR LA DIRECCION EFECTIVA DEL OPERANDO
; DE INSTRUCCION.*

DATA DE ENTRADA :

$\beta = \beta_0$

= 3 BYTES OF OFFSET.

DATOS DE SALIDA:

- PC ACTUALIZADO.

- DIRECCION EFECTIVA.

; PROCEDIMIENTO : EL CONTADOR DE PROGRAMA PUEDE TENER UN
; SER USADO COMO UN APUNTADOR CON UN OFFSET CONSTANTE -
; DE DK & 6 16 BITS CON SIGNO. EN ESTE CASO EL VALOR
; DE 6 BITS DE OFFSET ES SUMADO AL CONTADOR DE PRO-
; GRAMA PARA DESARROLLAR UNA DIRECCION EFECTIVA. UNA
; PARTE DEL POSTBYTE ES USADO PARA INDICAR QUE EL
; OFFSET(CORRIELITO) ES DE 6 BITS. EL VALOR OFFSET
; DEBE ESTAR CONTENIDO EN UN BYTE INMEDIATAMENTE -
; SEGUIDO DEL POSTBYTE.

; PC OFFSET DE 16 BITS [PCOF16].

; SLABUCHO ; A.B.H.

FECHA : 29-VII-82.

OBJETIVO : RECONSTRUIR LA DIRECCION EFECTIVA DEL OPERANDO

وَالْمُكَفَّرُونَ

- ۱۷ -

— 2 SYBIS DE CHART.

سی ایمیڈیا نوٹس ۲۰۱۷

- PC ACTUALIZACION.

- DIRECCION DIRECTIVA.

: PROCEDIMIENTO : LOS 2 BYTES DE OFFSET SON UNICAMENTE AL CÓDIGO

TUTOR DE PROGRAMA PARA DESARROLLAR UNA DISCUSIÓN -

EFFECTIVA. UNA PARTE DEL FORTIN DE LA VELADA PARA LA

DICAR QUE EL OFFSET ES DE 16 BITS.

Journal of Clinical Anesthesia, Vol. 12, No. 6, December 2000, pp. 533-536
© 2000 by the Society of Clinical Anesthesiologists. 0898-2603/00/1206-533\$15.00/0

; EXTERDIDO / -EXTER- /.

Classification of species

$\text{f}^{\prime}(\text{a}) \leq 0$ & $\text{f}^{\prime\prime}(\text{a}) = 0$

i) CONATIVO : OBTENER LA DIRECCION FCA AFECTADA.

: DATOS DE ENTRADA :

$$= \mu \delta^{\alpha\beta} J^\gamma T_{\alpha\beta} G_\gamma + 1/4 \nabla^\alpha \nabla^\beta G_{\alpha\beta}.$$

• DATA & METHODS

$$= \delta_{\mu\nu} \lambda_{\alpha\beta} T_{\alpha\beta} C_{\nu} + T_{\mu\nu} U_{\alpha\beta} \delta^{\alpha\beta} C_{\nu},$$

- ALLEGORIE & EPIKURIA -

• **EC-4GTR(d)136(W)**

• ERGOGESTALTEN: NOCH MEHR GEMEINSAMHEIT BEI LÖSEN VON ZIELEINERNAHUNGSPROBLEMATIK

TAKEN FOR DR. EG. LOS ANGELES AND LOS BANOS IN MARCH 1933

CION DE LA LOCALIDAD DE MEXICO PARA AFECTAR.

ABSORPTION TABS.

ELABORO : A.S.A.

PROCED : 2-VIII-52.

3. OBSERVACION : OBSERVAR UNA INSTRUCCION.

: DATA AND METHODS :

- *Revolting conditions.*

- AREA DE LA GUERRA.

- DIRECCION EFECTIVA PARA AFECTAR.

; DATA DB validada ;

و - نظریاتیں مذکورہ ہیں۔

- ÁREA DEL USOANIO.

; PROCESO DIFERENTE : SE REEMPLAZA EL OFERENDO CON SU DGS. COL-
; FLESAUTO.

EL BIT C (CARRY) ASPIRA ENTREGAR UN PEDIDO Y ES PUESTO

; A LA INVERSA DEL CIRCUITO BINARIO RESULTANTE.

3. $\text{In } \leftarrow \dots \cup \leftarrow \dots$

*LAZ SABERÁS CON ARBOLEDAS DE LA MONTAÑA DIGITALIZADAS
EN UN DISFONO.*

*H - SE PODE SE SL ABSOLUTO DA RELATIVIDADE CIRCA
CIRCA DIZENDO DIREITO.*

*Z - 53 FUE SI EL RESULTADO EN CERCO DE OTRA FORMA
que para el fin.*

V = 50 PULS WI SU USANDO ORIGINAL PUS 60K.

C - S' PONB SI UN PEDIDO DE LIBRAS. DE OTRA PUNTA PARA LLEGAR.

WAPATO COUNTY.

3. 31250 : 4.300.

سیدنا : ۷۱۱-۳۲.

COMPROBAR : BÚSQUDE UNA INSTRUCCIÓN.

Digitized by srujanika@gmail.com

• ملکہ حفیظہ علیہ السلام نے اپنے بھائی کے نام سے ایک تحریریں

= *دَلْيَةِ الْمُهَاجِرِ*

— 41 — *W. H. D. B. S. G. T. F. I. A. S. W. G. C. T. A. S.*

: values as stated :

— 365 days of the year, as I like to call it.

$$= \sin \delta \sin (\pi k_1) \cos \theta \sin \delta \bar{k}_1 \bar{\kappa}_1$$

ESTUDIO DE LA LOCALIDAD -

وَمَا يَعْلَمُ فِي أَعْجَمٍ إِلَّا مَنْ هُوَ أَكْبَرُ^{١٠٣}

Digitized by Google

2000 (SACRAMENTO) & 2000 (SACRAMENTO) FURNITURE

Digitized by srujanika@gmail.com

0.24 1447444200 2019-08-22T00:00:00Z CPATRA 50 VALORANTI =

NO. 200. SOUTHERN FEDERAL EXCHANGE CORPORATION, BRANCH

$$z^2 = \theta + \overline{\theta}$$

Journal of Health Politics, Policy and Law

¹ See also, *ibid.*, pp. 1–2, 56–57, 60–61, 63–64, 66–67, 70–71, 74–75, 78–79, 82–83, 86–87, 90–91, 94–95, 98–99, 102–103, 106–107, 110–111, 114–115, 118–119, 122–123, 126–127, 130–131, 134–135, 138–139, 142–143, 146–147, 150–151, 154–155, 158–159, 162–163, 166–167, 170–171, 174–175, 178–179, 182–183, 186–187, 190–191, 194–195, 198–199, 202–203, 206–207, 210–211, 214–215, 218–219, 222–223, 226–227, 230–231, 234–235, 238–239, 242–243, 246–247, 250–251, 254–255, 258–259, 262–263, 266–267, 270–271, 274–275, 278–279, 282–283, 286–287, 290–291, 294–295, 298–299, 302–303, 306–307, 310–311, 314–315, 318–319, 322–323, 326–327, 330–331, 334–335, 338–339, 342–343, 346–347, 350–351, 354–355, 358–359, 362–363, 366–367, 370–371, 374–375, 378–379, 382–383, 386–387, 390–391, 394–395, 398–399, 402–403, 406–407, 410–411, 414–415, 418–419, 422–423, 426–427, 430–431, 434–435, 438–439, 442–443, 446–447, 450–451, 454–455, 458–459, 462–463, 466–467, 470–471, 474–475, 478–479, 482–483, 486–487, 490–491, 494–495, 498–499, 502–503, 506–507, 510–511, 514–515, 518–519, 522–523, 526–527, 530–531, 534–535, 538–539, 542–543, 546–547, 550–551, 554–555, 558–559, 562–563, 566–567, 570–571, 574–575, 578–579, 582–583, 586–587, 590–591, 594–595, 598–599, 602–603, 606–607, 610–611, 614–615, 618–619, 622–623, 626–627, 630–631, 634–635, 638–639, 642–643, 646–647, 650–651, 654–655, 658–659, 662–663, 666–667, 670–671, 674–675, 678–679, 682–683, 686–687, 690–691, 694–695, 698–699, 702–703, 706–707, 710–711, 714–715, 718–719, 722–723, 726–727, 730–731, 734–735, 738–739, 742–743, 746–747, 750–751, 754–755, 758–759, 762–763, 766–767, 770–771, 774–775, 778–779, 782–783, 786–787, 790–791, 794–795, 798–799, 802–803, 806–807, 810–811, 814–815, 818–819, 822–823, 826–827, 830–831, 834–835, 838–839, 842–843, 846–847, 850–851, 854–855, 858–859, 862–863, 866–867, 870–871, 874–875, 878–879, 882–883, 886–887, 890–891, 894–895, 898–899, 902–903, 906–907, 910–911, 914–915, 918–919, 922–923, 926–927, 930–931, 934–935, 938–939, 942–943, 946–947, 950–951, 954–955, 958–959, 962–963, 966–967, 970–971, 974–975, 978–979, 982–983, 986–987, 990–991, 994–995, 998–999, 1002–1003, 1006–1007, 1010–1011, 1014–1015, 1018–1019, 1022–1023, 1026–1027, 1030–1031, 1034–1035, 1038–1039, 1042–1043, 1046–1047, 1050–1051, 1054–1055, 1058–1059, 1062–1063, 1066–1067, 1070–1071, 1074–1075, 1078–1079, 1082–1083, 1086–1087, 1090–1091, 1094–1095, 1098–1099, 1102–1103, 1106–1107, 1110–1111, 1114–1115, 1118–1119, 1122–1123, 1126–1127, 1130–1131, 1134–1135, 1138–1139, 1142–1143, 1146–1147, 1150–1151, 1154–1155, 1158–1159, 1162–1163, 1166–1167, 1170–1171, 1174–1175, 1178–1179, 1182–1183, 1186–1187, 1190–1191, 1194–1195, 1198–1199, 1202–1203, 1206–1207, 1210–1211, 1214–1215, 1218–1219, 1222–1223, 1226–1227, 1230–1231, 1234–1235, 1238–1239, 1242–1243, 1246–1247, 1250–1251, 1254–1255, 1258–1259, 1262–1263, 1266–1267, 1270–1271, 1274–1275, 1278–1279, 1282–1283, 1286–1287, 1290–1291, 1294–1295, 1298–1299, 1302–1303, 1306–1307, 1310–1311, 1314–1315, 1318–1319, 1322–1323, 1326–1327, 1330–1331, 1334–1335, 1338–1339, 1342–1343, 1346–1347, 1350–1351, 1354–1355, 1358–1359, 1362–1363, 1366–1367, 1370–1371, 1374–1375, 1378–1379, 1382–1383, 1386–1387, 1390–1391, 1394–1395, 1398–1399, 1402–1403, 1406–1407, 1410–1411, 1414–1415, 1418–1419, 1422–1423, 1426–1427, 1430–1431, 1434–1435, 1438–1439, 1442–1443, 1446–1447, 1450–1451, 1454–1455, 1458–1459, 1462–1463, 1466–1467, 1470–1471, 1474–1475, 1478–1479, 1482–1483, 1486–1487, 1490–1491, 1494–1495, 1498–1499, 1502–1503, 1506–1507, 1510–1511, 1514–1515, 1518–1519, 1522–1523, 1526–1527, 1530–1531, 1534–1535, 1538–1539, 1542–1543, 1546–1547, 1550–1551, 1554–1555, 1558–1559, 1562–1563, 1566–1567, 1570–1571, 1574–1575, 1578–1579, 1582–1583, 1586–1587, 1590–1591, 1594–1595, 1598–1599, 1602–1603, 1606–1607, 1610–1611, 1614–1615, 1618–1619, 1622–1623, 1626–1627, 1630–1631, 1634–1635, 1638–1639, 1642–1643, 1646–1647, 1650–1651, 1654–1655, 1658–1659, 1662–1663, 1666–1667, 1670–1671, 1674–1675, 1678–1679, 1682–1683, 1686–1687, 1690–1691, 1694–1695, 1698–1699, 1702–1703, 1706–1707, 1710–1711, 1714–1715, 1718–1719, 1722–1723, 1726–1727, 1730–1731, 1734–1735, 1738–1739, 1742–1743, 1746–1747, 1750–1751, 1754–1755, 1758–1759, 1762–1763, 1766–1767, 1770–1771, 1774–1775, 1778–1779, 1782–1783, 1786–1787, 1790–1791, 1794–1795, 1798–1799, 1802–1803, 1806–1807, 1810–1811, 1814–1815, 1818–1819, 1822–1823, 1826–1827, 1830–1831, 1834–1835, 1838–1839, 1842–1843, 1846–1847, 1850–1851, 1854–1855, 1858–1859, 1862–1863, 1866–1867, 1870–1871, 1874–1875, 1878–1879, 1882–1883, 1886–1887, 1890–1891, 1894–1895, 1898–1899, 1902–1903, 1906–1907, 1910–1911, 1914–1915, 1918–1919, 1922–1923, 1926–1927, 1930–1931, 1934–1935, 1938–1939, 1942–1943, 1946–1947, 1950–1951, 1954–1955, 1958–1959, 1962–1963, 1966–1967, 1970–1971, 1974–1975, 1978–1979, 1982–1983, 1986–1987, 1990–1991, 1994–1995, 1998–1999, 2002–2003, 2006–2007, 2010–2011, 2014–2015, 2018–2019, 2022–2023, 2026–2027, 2030–2031, 2034–2035, 2038–2039, 2042–2043, 2046–2047, 2050–2051, 2054–2055, 2058–2059, 2062–2063, 2066–2067, 2070–2071, 2074–2075, 2078–2079, 2082–2083, 2086–2087, 2090–2091, 2094–2095, 2098–2099, 2102–2103, 2106–2107, 2110–2111, 2114–2115, 2118–2119, 2122–2123, 2126–2127, 2130–2131, 2134–2135, 2138–2139, 2142–2143, 2146–2147, 2150–2151, 2154–2155, 2158–2159, 2162–2163, 2166–2167, 2170–2171, 2174–2175, 2178–2179, 2182–2183, 2186–2187, 2190–2191, 2194–2195, 2198–2199, 2202–2203, 2206–2207, 2210–2211, 2214–2215, 2218–2219, 2222–2223, 2226–2227, 2230–2231, 2234–2235, 2238–2239, 2242–2243, 2246–2247, 2250–2251, 2254–2255, 2258–2259, 2262–2263, 2266–2267, 2270–2271, 2274–2275, 2278–2279, 2282–2283, 2286–2287, 2290–2291, 2294–2295, 2298–2299, 2302–2303, 2306–2307, 2310–2311, 2314–2315, 2318–2319, 2322–2323, 2326–2327, 2330–2331, 2334–2335, 2338–2339, 2342–2343, 2346–2347, 2350–2351, 2354–2355, 2358–2359, 2362–2363, 2366–2367, 2370–2371, 2374–2375, 2378–2379, 2382–2383, 2386–2387, 2390–2391, 2394–2395, 2398–2399, 2402–2403, 2406–2407, 2410–2411, 2414–2415, 2418–2419, 2422–2423, 2426–2427, 2430–2431, 2434–2435, 2438–2439, 2442–2443, 2446–2447, 2450–2451, 2454–2455, 2458–2459, 2462–2463, 2466–2467, 2470–2471, 2474–2475, 2478–2479, 2482–2483, 2486–2487, 2490–2491, 2494–2495, 2498–2499, 2502–2503, 2506–2507, 2510–2511, 2514–2515, 2518–2519, 2522–2523, 2526–2527, 2530–2531, 2534–2535, 2538–2539, 2542–2543, 2546–2547, 2550–2551, 2554–2555, 2558–2559, 2562–2563, 2566–2567, 2570–2571, 2574–2575, 2578–2579, 2582–2583, 2586–2587, 2590–2591, 2594–2595, 2598–2599, 2602–2603, 2606–2607, 2610–2611, 2614–2615, 2618–2619, 2622–2623, 2626–2627, 2630–2631, 2634–2635, 2638–2639, 2642–2643, 2646–2647, 2650–2651, 2654–2655, 2658–2659, 2662–2663, 2666–2667, 2670–2671, 2674–2675, 2678–2679, 2682–2683, 2686–2687, 2690–2691, 2694–2695, 2698–2699, 2702–2703, 2706–2707, 2710–2711, 2714–2715, 2718–2719, 2722–2723, 2726–2727, 2730–2731, 2734–2735, 2738–2739, 2742–2743, 2746–2747, 2750–2751, 2754–2755, 2758–2759, 2762–2763, 2766–2767, 2770–2771, 2774–2775, 2778–2779, 2782–2783, 2786–2787, 2790–2791, 2794–2795, 2798–2799, 2802–2803, 2806–2807, 2810–2811, 2814–2815, 2818–2819, 2822–2823, 2826–2827, 2830–2831, 2834–2835, 2838–2839, 2842–2843, 2846–2847, 2850–2851, 2854–2855, 2858–2859, 2862–2863, 2866–2867, 2870–2871, 2874–2875, 2878–2879, 2882–2883, 2886–2887, 2890–2891, 2894–2895, 2898–2899, 2902–2903, 2906–2907, 2910–2911, 2914–2915, 2918–2919, 2922–2923, 2926–2927, 2930–2931, 2934–2935, 2938–2939, 2942–2943, 2946–2947, 2950–2951, 2954–2955, 2958–2959, 2962–2963, 2966–2967, 2970–2971, 2974–2975, 2978–2979, 2982–2983, 2986–2987, 2990–2991, 2994–2995, 2998–2999, 3002–3003, 3006–3007, 3010–3011, 3014–3015, 3018–3019, 3022–3023, 3026–3027, 3030–3031, 3034–3035, 3038–3039, 3042–3043, 3046–3047, 3050–3051, 3054–3055, 3058–3059, 3062–3063, 3066–3067, 3070–3071, 3074–3075, 3078–3079, 3082–3083, 3086–3087, 3090–3091, 3094–3095, 3098–3099, 3102–3103, 3106–3107, 3110–3111, 3114–3115, 3118–3119, 3122–3123, 3126–3127, 3130–3131, 3134–3135, 3138–3139, 3142–3143, 3146–3147, 3150–3151, 3154–3155, 3158–3159, 3162–3163, 3166–3167, 3170–3171, 3174–3175, 3178–3179, 3182–3183, 3186–3187, 3190–3191, 3194–3195, 3198–3199, 3202–3203, 3206–3207, 3210–3211, 3214–3215, 3218–3219, 3222–3223, 3226–3227, 3230–3231, 3234–3235, 3238–3239, 3242–3243, 3246–3247, 3250–3251, 3254–3255, 3258–3259, 3262–3263, 3266–3267, 3270–3271, 3274–3275, 3278–3279, 3282–3283, 3286–3287, 3290–3291, 3294–3295, 3298–3299, 3302–3303, 3306–3307, 3310–3311, 3314–3315, 3318–3319, 3322–3323, 3326–3327, 3330–3331, 3334–3335, 3338–3339, 3342–3343, 3346–3347, 3350–3351, 3354–3355, 3358–3359, 3362–3363, 3366–3367, 3370–3371, 3374–3375, 3378–3379, 3382–3383, 3386–3387, 3390–3391, 3394–3395, 3398–3399, 3402–3403, 3406–3407, 3410–3411, 3414–3415, 3418–3419, 3422–3423, 3426–3427, 3430–3431, 3434–3435, 3438–3439, 3442–3443, 3446–3447, 3450–3451, 3454–3455, 3458–3459, 3462–3463, 3466–3467, 3470–3471, 3474–3475, 3478–3479, 3482–3483, 3486–3487, 3490–3491, 3494–3495, 3498–3499, 3502–3503, 3506–3507, 3510–3511, 3514–3515, 3518–3519, 3522–3523, 3526–3527, 3530–3531, 3534–3535, 3538–3539, 3542–3543, 3546–3547, 3550–3551, 3554–3555, 3558–3559, 3562–3563, 3566–3567, 3570–3571, 3574–3575, 3578–3579, 3582–3583, 3586–3587, 3590–3591, 3594–3595, 3598–3599, 3602–3603, 3606–3607, 3610–3611, 3614–3615, 3618–3619, 3622–3623, 3626–3627, 3630–3631, 3634–3635, 3638–3639, 3642–3643, 3646–3647, 3650–3651, 3654–3655, 3658–3659, 3662–3663, 3666–3667, 3670–3671, 3674–3675, 3678–3679, 3682–3683, 3686–3687, 3690–3691, 3694–3695, 3698–3699, 3702–3703, 3706–3707, 3710–3711, 3714–3715, 3718–3719, 3722–3723, 3726–3727, 3730–3731, 3734–3735, 3738–3739, 3742–3743, 3746–3747, 3750–3751, 3754–3755, 3758–3759, 3762–3763, 3766–3767, 3770–3771, 3774–3775, 3778–3779, 3782–3783, 3786–3787, 3790–3791, 3794–3795, 3798–3799, 3802–3803, 3806–3807, 3810–3811, 3814–3815, 3818–3819, 3822–3823, 3826–3827, 3830–3831, 3834–3835, 3838–3839, 3842–3843, 3846–3847, 3850–3851, 3854–3855, 3858–3859, 3862–3863, 3866–3867, 3870–3871, 3874–3875, 3878–3879, 3882–3883, 3886–3887, 3890–3891, 3894–3895, 3898–3899, 3902–3903, 3906–3907, 3910–3911, 3914–3915, 3918–3919, 3922–3923, 3926–3927, 3930–3931, 3934–3935, 3938–3939, 3942–3943, 3946–3947, 3950–3951, 3954–3955, 3958–3959, 3962–3963, 3966–3967, 3970–3971, 3974–3975, 3978–3979, 3982–3983, 3986–3987, 3990–3991, 3994–3995, 3998–3999, 4002–4003, 4006–4007, 4010–4011, 4014–4015, 4018–4019, 4022–4023, 4026–4027, 4030–4031, 4034–4035, 4038–4039, 4042–4043, 4046–4047, 4050–4051, 4054–4055, 4058–4059, 4062–4063, 4066–4067, 4070–4071, 4074–4075, 4078–4079, 4082–4083, 4086–4087, 4090–4091, 4094–4095, 4098–4099, 4102–4103, 4106–4107, 4110–4111, 4114–4115, 4118–4119, 4122–4123, 4126–4127, 4130–4131, 4134–4135, 4138–4139, 4142–4143, 4146–4147, 4150–4151, 4154–4155, 4158–4159, 4162–4163, 4166–4167, 4170–4171, 4174–4175, 4178–4179, 4182–4183, 4186–4187, 4190–4191, 4194–4195, 4198–4199, 4202–4203, 4206–4207, 4210–4211, 4214–4215, 4218–4219, 4222–4223, 4226–4227, 4230–4231, 4234–4235, 4238–4239, 4242–4243, 4246–4247, 4250–4251, 4254–4255, 4258–4259, 4262–4263, 4266–4267, 4270–4271, 4274–4275, 4278–4279, 4282–4283, 4286–4287, 4290–4291, 4294–4295, 4298–4299, 4302–4303, 4306–4307, 4310–4311, 4314–4315, 4318–4319, 4322–4323, 4326–4327, 4330–4331, 4334–4335, 4338–4339, 4342–4343, 4346–4347, 4350–4351, 4354–4355, 4358–4359, 4362–4363, 4366–4367, 4370–4371, 4374–4375, 4378–4379, 4382–4383, 4386–4387, 4390–4391, 4394–4395, 4398–4399, 4402–4403, 4406–4407, 4410–4411, 4414–4415, 4418–4419, 4422–4423, 4426–4427, 4430–4431, 4434–4435, 4438–4439, 4442–4443, 4446–4447, 4450–4451, 4454–4455, 4458–4459, 4462–4463, 4466–4467, 4470–4471, 4474–4475, 4478–4479, 4482–4483, 4486–4487, 4490–4491, 4494–4495, 4498–4499, 4502–4503, 4506–4507, 4510–4511, 4514–4515, 4518–4519, 4522–4523, 4526–4527, 4530–4531, 4534–4535, 4538–4539, 4542–4543, 4546–4547, 4550–4551, 4554–4555, 4558–4559, 4562–4563, 4566–4567, 4570–4571, 4574–4575, 4578–4579, 4582–4583, 4586–4587, 4590–4591, 4594–4595, 4598–4599, 4602–4603, 4606–4607, 4610–4611, 4614–4615, 4618–4619, 4622–4623, 4626–4627, 4630–4631, 4634–4635, 4638–4639, 4642–4643, 4646–4647, 4650–4651, 4654–4655, 4658–4659, 4662–4663, 4666–4667, 4670–4671, 4674–4675, 4678–4679, 4682–4683, 4686–4687, 4690–4691, 4694–4695, 4698–4699, 4702–4703, 4706–4707, 4710–4711, 4714–4715, 47

Waste management in ECU

² See also *U.S. House of Representatives, Committee on Small Business, Hearings on Small Business Protection Act of 1994*, 103rd Cong., 2nd Sess. (1994).

Digitized by srujanika@gmail.com

Digitized by srujanika@gmail.com

; CORRIENTE LOGICO A LA BANDERA [LUR].

; BLASER : A.B.E. FECHA : 2-VIII-82.

; OBJETIVO : ADQUIRIR UNA INSTRUCCION.

; MIGOS DE ALMACEN :

; - REGISTROS ALMACENADOS.

; - AREA DEL USUARIO.

; - DIRECCIONES ESTRUCTURA FOR AFECTAR.

; MIGOS DE SALIDA :

; - REGISTROS ALMACENADOS.

; - AREA DEL USUARIO.

; PROCEDIMIENTO : SE REALIZA UN CORRIENTE LOGICO A LA DE
; REGRESA SI EL CONTENIDO DE LA LOCALIDAD DE MEMORIA -
; POR AFECTAR.

; SE SUMAN EN CERO DENTRO DEL BIT 7 Y EL BIT 0 ENTRA
; EN EL BIT 2 (CERO).

; LAS CALDERAS SON AFECTADAS DE LA SIGUIENTE MANERA:

; Z - NO AFECTADA.

; A - SIGUERA BINARIO.

; E - SE PONE SI EL RESULTADO ES CERO. DE LO CONTRA-
; RIO SIGUERA BINARIO.

; R - SE AFECTADO.

; C - CAMBIAR CON EL BIT 0 DEL OPERANDO ORIGINAL.

XX

; ACTIVACION A LA BANDERA [LUR].

; ELABORO : A.B.H.

FECHA : 2-VIII-82.

; OBJETIVO : EJECUTAR UNA INSTRUCCION.

; DATOS DE ENTRADA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USOAHIC.
- ; - DIRECCION EFECTIVA POR AFECTAR.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USOAHIC.

; PROCEDIMIENTO : SE ROTAN TODOS LOS BITS DEL OPERANDO (LA CALIDAD DE LA MORIA INDICADA) UN LUGAR A LA DERECHA ATRAVES DEL BIT C (CARRY). POR LO TANTO ESTA ES — UNA ROTACION DE 9 BITS.

; LAS BANDERAS SON AFECTADAS DE LA SIGUIENTE MANERA:
; N - NO AFECTADA.
; R - SE PONE SI EL RESULTADO ES NEGATIVO. DE LO CONTRARIO ESTARA LIMPIA.
; Z - SE PONE SI EL RESULTADO ES CERO. DE LO CONTRARIO ESTARA LIMPIA.
; V - NO AFECTADA.
; C - CARGADO CON EL BIT C DEL OPERANDO PREVIO.

||||||||||||||||||||||||||||||||||||||||||||||||

; CORRIENTES ARITMETICO A LA DERECHA [A S R].

; ELABORO : A.B.H.

FECHA : 3-VIII-82.

— 110 —

: COMBINACIONES DE DATOS PARA INSTRUCCIONES.

: DATOS DE ENTRADA :

- REGISTROS SIMULADOS.
- AREA DEL USUARIO.
- DIRECCION ESTRUCTIVA PARA AFFECTAR.

: DATOS DE SALIDA :

- REGISTROS SIMULADOS.
- AREA DEL USUARIO.

: PROCEDIMIENTO : SE CARGAN TODAS LAS BITS DEL OPERANDO EN
LUGAR A LA DIRECCION. EL BIT 7 SE CONSERVA COMO UNA
RESERVA Y EL BIT CERO SE RESERVA DENTRO DEL BIT C (COMO
RESERVA).

: LAS BANDERAS SON AFECTADAS DE LA SIGUIENTE MANERA:
Z - NO DEFINIDA.

N - SE PONE SI EL RESULTADO ES NEGATIVO. DE LO CONTRARIO ESTARA LIMPIA.

S - SE PONE SI EL RESULTADO ES CERO. DE LO CONTRARIO ESTARA LIMPIA.

F - NO AFECTADA.

C - CARGADO CON EL BIT C DEL OPERANDO ORIGINAL.

XX

: CORRIENTES ARITMETICO A LA IZQUIERDA [ASL].

: CORRIENTES LOGICO A LA IZQUIERDA [LSL].

: ELABORADO : A.E.H.

FECHA : 3-VI-62.

: OBJETIVO : EJECUTAR UNA INSTRUCCION.

; DATOS DE ENTRADA :

- ; - REGISTROS SIMULADORES.
- ; - AREA DEL OPERANDO.
- ; - DIRECCION ESTRUCTIVA PARA AFECTAR.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADORES.
- ; - AREA DEL OPERANDO.

; PROCEDIMIENTO : SE CORREN TODOS LOS BITS DEL OPERANDO UN LUGAR A LA IZQUIERDA. SI BIT 0 ES CARGADO CON UN ZERO. EL BIT 7 SE CARRIDO AL BIT 0 (CARRY).

; DATOS INSTRUCCIONES (ASL Y LSL) SON UN DUPLICADO - DE LENGUAJE SIMPLIFICADOR.

; LAS BANDERAS SON AFECTADAS DE LA SIGUIENTE FORMA :

; R - NO DEFINIDA.

; N - PUESTA SI EL RESULTADO ES NEGATIVO. DE LO CONTRARIO ESTARA LIMPIA.

; Z - PUESTA SI EL RESULTADO ES CERO. DE LO CONTRARIO ESTARA LIMPIA.

; V - CARGADO CON EL RESULTADO DE UNA OPERACION EXCLUSIVA ENTRE LOS BITS 6 Y 7 DEL OPERANDO ORIGINAL.

; C - CARGADO CON EL BIT 7 DEL OPERANDO ORIGINAL.

||||||||||||||||||||||||||||||||||||||||||||||||||||

; ROTACION A LA IZQUIERDA [ROL].

; BLABORIO : A.B.H.

FECHA : 3-VIII-62.

; OBSERVATIVO : DOCUMENTAR UNA INSTRUCCION .

z DATOS DE ENTRADA :

- z - MARCACIONES SILENCIOSAS.
- z - AREA DEL ULTRASO.
- z - MARCACIONES EFECTIVAS PARA AFECTAR.

z DATOS DE SALIDA :

- z - MARCACIONES SILENCIOSAS.
- z - AREA DEL ULTRASO.

z PROCEDIMIENTO : SE ROTAN TODOS LOS BITS DEL OPERANDO EN

z LUGAR A LA IZQUIERDA A TRAVES DEL BIT C (CARRY). -

z SE TRATA DE TENER UNA ROTACION DE 9 BITS.

z LAS MARCACIONES SON AFECTADAS DE LA SIGUIENTE FORMA :

z F - NO AFECTADA.

z A - SE PONE SI EL RESULTADO ES NEGATIVO. DE LO CONTRARIO

z ESTA EN PLENA LLAMPA.

z B - SE PONE SI EL RESULTADO ES CERO. DE LO CONTRARIO

z ESTA EN PLENA LLAMPA.

z V - INDICA SI EL RESULTADO DE UNA OR-EXCLUSIVA -

z ENTRE LOS BITS 6 Y 7 DEL OPERANDO ORIGINAL.

z C - INDICA SI EL BIT 7 DEL OPERANDO ORIGINAL.

XX

z DECRETO DSC_F.

z EJERCICIO : A.B.A.

FECHA : 3-VIII-82.

z OBJETIVO : AJUSTAR UNA INSTRUCCION.

z DATOS DE ENTRADA :

- z - MARCACIONES SILENCIOSAS.

= *anise seed extract*.

- INFLUENCE OF AFFECTIVE FOR AFFECTAN.

DATA FOR ACTIVE

= $\frac{1}{2} \partial_{\mu} \partial^{\mu} \phi + \frac{1}{2} m^2 \phi^2$

- ۶۳۷۶ نامه

; PROCEDIMIENTO : SE SUBSTRAE UNA UNIDAD DEL OPERANDO. EL
; BIT DE CARRY NO SE AFFECTA, POR LO TANTO ESTA IN-
; TRUCCION PUEDE SER USADA COMO UN CONTADOR DE LOOP
; EN COMPUTOS DE PRECISION MULTIFIDA. CUANDO SE OPERA
; CON VALORES EN VALOR ABSOLUTO, UNICAMENTE LAS IN-
; TRUCCIONES ENRACH DE DAS Y BIS PUEDES SER EFECTUA-
; DAS A SER CONSISTENTES. CUANDO SE OPERA CON VALI-
; RES DE DOS COMPLEMENTO, TODAS LAS INTRUCCIONES —
; ENRACH "CON SIGNO" SON DISPONIBLES.

$\alpha' \leftarrow \alpha - 1$

LOS DARDENAS SON AFECTADOS DE LA SIGUIENTE FORMA:
H = NO AFECTADO.

*N = 50 PERS. 41 DE RESULTADO DE NEGATIVO. DE LO CUA
TRARIO ESTABA LINTIA.*

Z = SE HORA SI EL RESULTADO ES CERO. DE LO CONTRARIO SUSTARIA LIMITE.

V - SE PONE SI EL OFERENDO ORIGINAL FUE BON. DE LO CONTRARIO ESTARA LIMPIA.

C - AL ABSTADA.

Journal of Health Politics, Policy and Law, Vol. 35, No. 3, June 2010
DOI 10.1215/03616878-35-3 © 2010 by The University of Chicago

; INCUBATOR INC.

SABURO : 400.

FECHA : 4-VIII-82.

QUESTION : RESEARCH AND INSTRUCTION.

S : *señor de su trono :*
S : — *estimable señorita.*
S : — *usted da el honor.*
S : — *disculpe su visita por apretar.*

; DATOS DE SALIDA :
; - REGISTROS STABLISH.
; - ANAD DEL ESTABL.

; PROCEDIMIENTO : SOLA UNA UNIDAD AL OPERANDO. EL BIT DE -
; CARRY NO SE AFECTA, POR LO QUE ESTA INSTRUCCION
; PUEDE SER USADA COMO UN CONTADOR DE LOOP EN COMPUTA-
; TOS DE PRECISION MULTIPLE. CUANDO SE ESTA OPERANDO
; EN VALORES ABSOLUTOS, LOS BZQ Y BNE (INSTRUCCIONES)
; PUEDES SER SEPARADAS Y SER CONSISTENTES. CUANDO SE
; OPERA CON VALORES DE DON COMPLEMENTO, TODAS LAS IN-
; TRUCCIONES DEBEN SER DISPONIBLES.

$$i \quad \quad \quad E' \leftarrow E + 1$$

LAS BANDERAS SON AFECTADAS DE LA SIGUIENTE FORMA:
B = NO AFECTADA.

H - SE PONE SI EL RESULTADO ES NEGATIVO. DE LO CONTRARIO ESTARA LIMPIA.

Z - SE PONE SI AL RESULTADO AS CERO. DE LO CONTRARIO SE PONE DIFERENTE.

; 9 - SE PONE SI EL OFICINIO ORIGINAL FUE 7FH. DE IC
; CONTRARIO SE TENDRA LIMPIA.

C - DO AFFECTOS.

ANSWER: The answer is 1000. The total number of students in the school is 1000.

; PRUEBA [TST].

; BLASER : A.M.H.

FECHA : 4-VIII-82.

; OBJETIVO : BUSCAR UNA INSTRUCCION.

; DATOS DE ENTRADA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.
- ; - DIRIGENCIA ESTRUCTIVA PARA AFECTAR.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.

; PROCESAMIENTO : SE PONE LAS BANDERAS X Y Z DE ACUERDO AL CONTENIDO DE LA LOCALIDAD DE MEMORIA "R" Y SE LIMPIA EL BIT 7 (OVERFLOW). LA INSTRUCCION "TST" PROVEE UNICAMENTE UN NIVEL DE INFORMACION CUANDO SON TRABAJADOS VALORES EN VALOR ABSOLUTO. EN VALORES ABSOLUTOS QUE SEAN NO ESTAR EN VALOR ABSOLUTO — BLO Y BLO NO TIENE UTILIDAD. MIENTRAS QUE EN PUE DE SER USADA DESPUES DE PGT, ESTA PROVEE EXACTAMENTE EL MISMO CONTROL QUE PGT, LO CUAL ES PREFERIBLE. TANTO LOS BRAZOS SON SIEMPRE SON DISPONIBLES.

; "TSTF" <---- "R" = 0

; LAS BANDERAS SON AFECTADAS DE LA SIGUIENTE FORMA :

; X = NO AFECTADA .

; Z = SE PONE SI EL RESULTADO ES NEGATIVO. DE LO CONTRARIO SE PONE LIMPIA.

; S = SE PONE SI EL RESULTADO ES CERO. DE LO CONTRARIO SE PONE LIMPIA.

; V = SIEMPRE LIMPIADA.

; C = NO AFECTADA.

; SALTO [CLR].

; LABORO : A.B.H.

FECHA : 4-VIII-82.

; OBJETIVO : EJECUTAR UNA INSTRUCCION.

; DATOS DE ENTRADA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.
- ; - DIRECCION EFECTIVA POR AFECTAR.
- ; - CODIGO DE INSTRUCCION.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.

; PROCEDIMIENTO : SI LOS BITS 6 Y 5 SON 10, RESPECTIVAMENTE ENTONCES, INDICAR QUE EL CODIGO NO ESTA DEFINIDO. DE LO CONTRARIO :

; EL CONTROL DEL PROGRAMA ES TRANSFERIDO A LA DIRECCION EFECTIVA .

; PC' <---- EN (DIRECCION EFECTIVA).

; LAS BANDERAS NO SON AFECTADAS.

; LIMPIAR [CLR].

; LABORO : A.B.H.

FECHA : 4-VIII-82.

; OBJETIVO : EJECUTAR UNA INSTRUCCION.

; DATOS DE ENTRADA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.
- ; - DIRECCION EFECTIVA POR AFECTAR.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.

; PROCEDIMIENTO : LA LOCALIDAD DE MEMORIA INDICADA ES CARGADA CON 0000 0000.

; "TBLP" <---- "L"

; "L" <----- COH

; NOTAR QUE LA DIRECCION EFECTIVA ES LEIDA DURANTE ESTA OPERACION.

; LAS BANDERAS SON AFECTADAS DE LA SIGUIENTE FORMA :

; H - NO AFECTADA.

; N - SIEMPRE LIABIADA.

; Z - SIEMPRE ES PUESTA .

; V - SIEMPRE LIABIADA.

; C - SIEMPRE LIABIADA.

;

; //

; GRUPO UNO LGRUPO1_7.

; BLABORO : A.B.H.

FECHA : 4-VIII-82.

; OBJETIVO : MEDIANTE DOS PASOS OBTENER LA DIRECCION DE LA LOCALIDAD DE MEMORIA Y EJECUTAR LA INSTRUCCION.

; DATOS DE ENTRADA :

- REGISTROS SIMBOLICOS.
- AREA DEL ESTANTE.
- CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA :

- REGISTROS SIMBOLICOS.
- AREA DEL ESTANTE.

; PROCEDIMIENTO : MEDIANTE LOS BITS 3,2,1 Y 0 DEL CODIGO -

; DE LA INSTRUCCION SE CLASIFICAN LAS SIGUIENTES LINEAS

; TABLAS DE CLASIFICACIONES :

;	SIT	3	2	1	0	CLASIFICACION
;	-	0	0	0	0	PASAR
;	-	0	0	0	1	PASAR
;	-	0	0	1	0	NO P
;	-	0	0	1	1	SI NO
;	-	0	1	0	0	+ CODIGO NO DEFINIDO.
;	-	0	1	0	1	+ CODIGO NO DEFINIDO.
;	-	0	1	1	0	LERA - C
;	-	0	1	1	1	LERA
;	-	1	0	0	0	+ CODIGO NO DEFINIDO.
;	-	1	0	0	1	DATA
;	-	1	0	1	0	CACC
;	-	1	0	1	1	+ CODIGO NO DEFINIDO.
;	-	1	1	0	0	AMOSU
;	-	1	1	0	1	AMX
;	-	1	1	1	0	EAGTFR
;	-	1	1	1	1	EASTFR.

; DATOS DE ENTRADA A LAS RUTINAS QUE EJECUTAN LA INSTRUCCION :

- REGISTROS SIMBOLICOS.

- AND THE LADIES.

; DATOS DE SALIDA DE LAS ROTULAS QUE EJECUTAN LA INSTRUCCION:
; CIOA :
; - REGISTROS VALIDADOS.
; - AREA SSL VALIDADA.
; - PC ACTUALIZADO.

<http://www.ams.org/journals/mcom>

PAGINA DOS / PAGINA TRES

i: $\tilde{G}(d)(\mathbb{R}_{\geq 0}) \subset Aut(\mathbb{R}_+)$

SACRA : 9-VII-82.

**OBJETIVO : VERIFICAR QUE SE EJECUTE UNA INSTRUCCION DE
LA CLASE `PAPEL`.**

• 007005 08 55734 08 •

- *STATISTICS STIMULUS.*
- *ACCEA DAK. LUDVICO.*

• *Mathematical Logic* •

- ABSINTHUS SIMULANS.
- ARADA DEL ESTANICO.
- ERG ACTUALIZADO.

; PROCESAMIENTO : SE PONE EL POSTBYTE DEL AREA DEL USUARIO
; Y SE INCREMENTA EL PC. EN SEGUIDA EL POSTBYTE ES -
; EVALUADO DE LA SIGUIENTE MANERA :
; - LERA-C : CUANDO LOS BITS 7,6,5,4 TOLLEN VALORES -
; DE 0 0 1 0.
; - OTRA : CUANDO EL VALOR DEL POSTBYTE SEA 3FH.

- CAPITOLIO : SEAN LOS BITS 7 Y 6 TOLERAN VALORES DE -
1 Y 0 ADJECUTIVAMENTE Y ADemas EL BIT 3
SERÁ, TOTAL BIT 2 , AL BIT 1 NEGADO E IGUAL
AL BIT 0 NEGADO.

- LATITUD ISLAICA AL SIT 7 DADA 1. Y LOS SITOS 3,2 Y
1 TENDRAN LOS VALORES DE 111.

- CÓDIGOS DE SERVICIO : TUSLOS CÓDIGOS QUE AL -
- QUEDARON DEFINIDOS EN LOS -
- CASOS ANTERIORES.

S DATES DE ENTREGA A LAS ATENCIONES QUE EJECUTAN LA INSTRUCCION

- *ପର୍ଯ୍ୟାନୀତିକ ବିଜୁଳିମା.*
- *ବ୍ୟାଙ୍ଗ ଓ ବ୍ୟାଙ୍ଗିଲିବ.*
- *ଫୁଲିଟିବ.*

; DATOS DE CONTROL DE LOS ALTIMETROS QUE EJECUTAN LA INSTRUCCION;

- ASSISTANT DIRECTOR.
- ASSISTANT SECRETARY.
- ASSISTANT MEMBER.

3. Minimally invasive and *less invasive*

; SALTOS LARGOS SUCEDERAN EN DIRECCIONES.

• ٢٠١٣ : ناشران ملهم

FISHA : 11-VIII-82.

OBJETIVO: REALIZAR UN SALTO EN EL SORTIDOR DE PROGRAMA EN CASO DE QUE LA CONDICIÓN BUSQUEDA SE CUMPLA.

Journal of the American Statistical Association

- ; ; - REGISTROS SIMULADOS.
- ; ; - AREA DEL USUARIO.
- ; ; - POSTBYTE.

; DATOS DE SALIDA :

- ; ; - REGISTROS SIMULADOS.
- ; ; - AREA DEL USUARIO.
- ; ; - PC ACTUALIZADO

; PROCEDIMIENTO : SE OBTIENE EL OPERANDO DEL AREA DEL USUA
; RIO Y PC = PC + 1. SE GUARDA EL OPERANDO DE LA INS
; TRUCCION EN UNA LOCALIDAD DE ALMACEN TEMPORAL (16
; BITS) Y SE ACTUALIZA EL CONTADOR DE PROGRAMA.
; "PSP" <--- "A" : "A" + 1.
; SI EL CODIGO DEL POSTBYTE ES 16H ESTE ES CAMBIADO
; A 2FH.
; EN SEGUIDA SE LE ASIGNA A LA VARIABLE CONDICION UN
; VALOR SEGUN LA SIGUIENTE CLASIFICACION DE BITS ---
(POSTBYTE) :

BIT	3 2 1	CONDICION
-	0 0 0	0
-	0 0 1	C OR Z
-	0 1 0	C (CARRY)
-	0 1 1	Z (CERO)
-	1 0 0	V (OVERFLOW)
-	1 0 1	N (NEGATIVO)
-	1 1 0	N OR EXC V
-	1 1 1	(N OR EXC V) OR Z

; SI EL BIT 0 DEL CODIGO DEL POSTBYTE ES CERO, LA VA
; RIABLE CONDICION SERA NEGADA.
; SI LA CONDICION SE CUMPLE (VARIABLE CONDICION=1) -
; LA LOCALIDAD DE ALMACEN TEMPORAL ES SUMADA AL CON-
; TADOR DE PROGRAMA, REALIZANDO ASI UN SALTO DE 16 -

; SITIOS DE SE PC.

; SI LA JURISDICCIÓN NO ES SUFFICIENTE AL PC NO SE AFFECTADO,
; PERO SI, SE CONFIRMA UNA LOCALIDAD DE ALMACÉN —
; TELÉFONO NO SERÁ AFECTADO AL PC Y SE PROCEDERÁ A ESE
; SITIO LA PRUEBADA INSTRUCCIÓN.
; LAS ASISTENCIAS, LOCALIZACIONES DE SANTO DOMINGO Y BARRERAS NO
; SON AFECTADAS.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; IMPRESIÓN SOFTWARE DE LAWTEJ.

; UBICACIÓN : ASESOR.

FECHA : 18-11-82.

; OBJETIVO : HACER UNA IMPRESIÓN Y SALVAR EL CONTENIDO
; DE TODAS LAS ASISTENCIAS DEL PROCESADOR.

; DATOS DE ASISTENCIA :

; — ASISTENCIAS MALLORQUÍN.
; — DADA DEL BIBLIOTECARIO.

; DATOS DE SALIDA :

; — IMPRESIÓN TELÉFONICO.

; PROCEDIMIENTO : SE LE ASISTE A LA DIRECCIÓN DE FPPM AL RE-
; SISTEMA TEMPORAL :
; "TENT" <---- FPPM.
; INSTRUCCIÓN DISPONIBLE AL SISTEMA FINAL Y AL DISEÑO
; DE UNA USADA EN EL SISTEMA SOFTWARE.
; ESTA INSTRUCCIÓN NO DESARROLLA LAS INSTRUCCIO-
; NES BÁSICAS (IN), Y HABRÁ (FIN). A CONTINUACIÓN —
; SE PONE A LA RUTINA "ON".

; DATOS DE ENTRADA A LA ROTINA "C":

- ; - REGISTROS SIMULADOS.
- ; - ANDA DEL USUARIO.
- ; - REGISTRO TELEFONAL.

; DATOS DE SALIDA DE LA ROTINA "C":

- ; - LA BANDERA "E" DE PUESTA.
- ; - PC EN LA DIRECCION DEL VECTOR DE INTERRUPCIONES
- ; #E ((PPP4):(PPP5)).

||||||||||||||||||||||||||||||||||||||||||||||||||||

; Interrupcion SOSTENIDA E₁S₁T.

; USUARIO : A.B.H.

FECHA : 12-VIII-82.

; OBJETIVO : SALVAR EL CONTENIDO DE TODOS LOS REGISTROS -
; DEL PROCESADOR Y POR LO TANTO PONER LA BANDERA "E"
; (ESTADO CONFUSO SALVADO).

; DATOS DE ENTRADA :

- ; - REGISTROS SIMULADOS.
- ; - ANDA DEL USUARIO.
- ; - REGISTRO TELEFONAL.

; DATOS DE SALIDA :

- ; - BANDERAS AFECTADAS (E,I O/Y F)
- ; - PC EN LA DIRECCION DEL VECTOR DE INTERRUPCION.

; PROCEDIMIENTO : SE PONE LA BANDERA "E" Y SE SEGUIDA DE
; ALMACENAR LOS REGISTROS EN EL ATAQUE HARDWARE EN
; EL SIGUIENTE ORDEN :

```

; SP' <--- SF-1, (SF) <--- PCL
; SP' <--- SF-1, (SF) <--- PCH
; SF' <--- SF-1, (SF) <--- LSL
; SF' <--- SF-1, (SF) <--- USA
; SF' <--- SF-1, (SF) <--- IXL
; SF' <--- SF-1, (SF) <--- IYR
; SF' <--- SF-1, (SF) <--- IXL
; SF' <--- SF-1, (SF) <--- IZR
; SF' <--- SF-1, (SF) <--- DFR
; SF' <--- SF-1, (SF) <--- ACCB
; SF' <--- SF-1, (SF) <--- ACCA
; SF' <--- SF-1, (SF) <--- CCR
; SA SUBE A LA SB LE SUMA UN BRC AL BYTE DE DIRECCION  

; (REGISTRO TELNETRAL) Y SE ALLUEMA SE EL PC.
; PCL <--- (REGISTRO TELNETRAL + 1)
; PORQUE ASI LA DIRECCION DEL VECTOR DE INTERRU-  

; CIÓN.
; PCH : PCL

```

CONCLUSION CONSIDERACIONES Y CONCLUSIONES

: *Algebraic Topology*

PAGE A : 12-VIII-82.

; OBJETIVO : DECIDIR SI EL REGISTRO POR USAR SERA EL ACU -
; LULUATOR "U" O EL REGISTRO DE INDICE "Y".

جعفر بن مسعود

$\vdash \vdash T_2 \wedge T_3$.

- HISTOGRAMS AND LINES.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS PARA UTILIZAR.
- ; - PC ACTUALIZADO.

; PROCEDIMIENTO : EL BIT 3 DEL POSTBYTE ES CLASIFICADO DE

; LA SIGUIENTE MANERA :

; ACUMULADOR "D" : SI SU VALOR ES 0.

; INDICE "Y" : SI SU VALOR ES 1.

; EN SEGUIDA SE PASA A LA RUTINA DE COMPARA EN 16-BITS "CER16".

; DATOS DE ENTRADA A LA RUTINA "CER16" :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.
- ; - POSTBYTE.

; DATOS DE SALIDA DE LA RUTINA "CER16" :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.
- ; - PC ACTUALIZADO.

//////////

; COMPARA EN 16-BITS CER16.

; ELABORO : A.B.H.

FECHA : 12-VIII-82.

; OBJETIVO : VERIFICAR QUE SE EJECUTE UNA INSTRUCCION DE -

; COMPARACION CON EL VALOR DE DIRECCIONALIENTE INDICADO

; POR EL BYTE DE CODIGO.

; DATOS DE ENTRADA :

- REGISTROS SIMULADOS.
- AREA DEL USUARIO.
- 1 BYTE DE CODIGO (CONTENIDO PARA D, Y, U O Z ; O CODIGO DE INSTRUCCION PARA "I").

; DATOS DE SALIDA :

- REGISTROS SIMULADOS.
- AREA DEL USUARIO.
- PC ACTUALIZADO.

; PROCEDIMIENTO : ASEGURANTE EL BYTE PROPORCIONADO (DATO DE ENTRADA) SE OBTIENE LA REGLA PARA SABER QUE DIRECCION SE UTILIZARA Y POSTERIORMENTE SE HACE LA COMPARACION ENTRE EL REGISTRO Y LA LOCALIDAD DE MEMORIA PROPORCIONADA.

LAS REGLAS PARA OBTENER LA DIRECCION DE LA LOCALIDAD DE MEMORIA POR AFECTAR SON LAS SIGUIENTES :

INMEDIATO DE 16 BITS : CUANDO LOS BITS 5 Y 4 Tienen (INDEX) VALORES DE 00.

DIRECTO : CUANDO LOS BITS 5 Y 4 Tienen VALORES DE (DIRECT) 01.

INDIRECTO : CUANDO LOS BITS 5 Y 4 Tienen VALORES DE (INDEX) 10.

EXTENDIDO : CUANDO LOS BITS 5 Y 4 Tienen VALORES DE (EXTEND) 11.

UNA VEZ OBTENIDA LA LOCALIDAD DE MEMORIA DE 16 BITS POR AFECTAR SE TIENDA LO SIGUIENTE :

"TEMP" <-- "R" - "I" : "R" + 1.

SE COMPARA EL CONTENIDO DE LAS LOCALIDADES DE MEMORIA CONCATENADAS (16 BITS) CON EL CONTENIDO DEL REGISTRO ESPECIFICADO Y LAS BANDERAS SON AFECTADAS - DE LA SIGUIENTE FORMA :

H = NO AFECTADA.

N - SE PREGUNTA SI EL RESULTADO ES NEGATIVO, DE LO CONTRARIO SE MARCA.

Z - SE PREGUNTA SI EL RESULTADO ES CERO, DE LO CONTRARIO SE MARCA.

V - SE PREGUNTA SI UN SOBRE FLUJO FUE GENERADO, DE LO CONTRARIO SE MARCA.

C - SE PREGUNTA SI UN PEDIDO FUE GENERADO, DE LO CONTRARIO SE MARCA.

SI LA LOCALIDAD DE MEMORIA SI EL REGISTRO ESPECIFICADO SON AUTORIZADOS, A LAS QUE SEAN MARCAS LAS INSTRUCCIONES DE ACTUALIZACION O AUTODECLEARDEO (INDEXADO).

DATOS DE ENTRADA A LAS RUTINAS QUE EVALUAN LA DIRECCION POR AFECTAR :

- REGISTROS SIMULADOS.
- 1 O 2 BITS DE CODIGO.

DATOS DE SALIDA DE LAS RUTINAS QUE EVALUAN LA DIRECCION POR AFECTAR :

- REGISTROS SIMULADOS.
- DIRECCION ESTRUCTIVA POR AFECTAR.
- PC ACTUALIZADO.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

DIRECCIONAMIENTO INMEDIATO DE 16 BITS [INT16].

ELABORADO : A.B.H.

FECHA : 18-VIII-82.

OBJETIVO : OBTENER LA DIRECCION POR AFECTAR.

: ۲۷۰ :

- *Aboriginal Alabamas.*

؛ خود لاید بیت تکریه نهایتی

- مکانیزم انتقال اطلاعات

- *INDUCTION INDUSTRIE (IC).*

- 40 ACTUALIZADO.

; PROCEDIMIENTO : SE OPERARAN POR UTILIZAR ESTA COMBINACION
; DE 2 BYTES (DATO DE LA TRABA) INMEDIATAMENTE DESPUES
; DEL CODIGO DE OPERACION.

; ESTE MODO DE DIAGNOSTICACION SE USA PARA PROVE-
; ER VALORES DE DATOS QUE NO CAMBIA DURANTE LA EJECU-
; CIÓN DEL PROGRAMA.

BL SIGNE #, INDICATE QUE BL DIBUCCIOHABITAT ES —
INHABITATO.

Journal of Health Politics, Policy and Law, Vol. 35, No. 3, June 2010
DOI 10.1215/03616878-35-3 © 2010 by The University of Chicago

; CARGADO O ALMACENADO CON NOMBRE TECO "Y" O "S" [LINTYU].

Signature : A.B.C.

F&G.C. No. : 12-VIII-82.

**OBSTACULOS : DECIDIR QUÉ ESTIMARON DENTRO AFECTADO POR LA LIGA
TRUCUACIÓN DE CERÁMICO E ALUMINIO.**

: MARCH AND APRIL 1864 :

— POSTS & TS.

- *संग्रहालय नियमानुसार*.

؛ مکانیزم ایندکس سبک تر است

- ABNORMAL SIMULATIONS FOR AFFECTAN.

; - PC ACTUALIZADO.

; PROCEDIMIENTO : SI BIT 6 DEL POSTBYTE ES CLASIFICADO DE
; LA SIGUIENTE FORMA :
; INDICE "Y" : SI SU VALOR ES 0.
; STACK "Z" : SI SU VALOR ES 1.
; SE SIGUIRA DE PASA A LA RUTINA DE CARGADO O ALTA -
; CARGADO DE 16 BITS "LDST16".

; DATOS DE ENTRADA A LA RUTINA "LDST16":
; - VARIABLE REGISTRO.
; - AREA DEL USUARIO.
; - POSTBYTE.

; DATOS DE SALIDA DE LA RUTINA "LDST16":
; - REGISTROS MODIFICADOS.
; - AREA DEL USUARIO.
; - PC ACTUALIZADO.

; CARGADO O ALMACENADO DE 16 BITS [LDST16].

; ELABORO : A.B.H.

FECHA : 12-VIII-82.

; OBJETIVO : VERIFICAR QUE SE EJECUTE UNA INSTRUCCION DE
; CARGADO O ALMACENADO CON EL TODO DE DIRECCIONES --
; MIENTRAS INDICADO POR UN BYTE DE CODIGO.

; DATOS DE ENTRADA :
; - VARIABLE REGISTRO.
; - AREA DEL USUARIO.

; - 1 BYTE DE CODIGO.

; DATOS DE SALIDA :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - PC ACTUALIZADO.

; PROCEDIMIENTO : CON UN BYTE DE DATO DE ENTRADA SE OBTIENE LA REGLA PARA SABER QUE DIRECCION SE UTILIZARA.
; LA CLASIFICACION SERA LA SIGUIENTE :
; INMEDIATO DE 16 BITS "IMM16" :
; CUANDO LOS BITS 5 Y 4 TOLDEN VALORES DE 00.
; DIRECTO "DIRECT" :
; CUANDO LOS BITS 5 Y 4 TOLDEN VALORES DE 01.
; INDIRECTO "INDEX" :
; CUANDO LOS BITS 5 Y 4 TOLDEN VALORES DE 10.
; EXTENDIDO "EXTEN" :
; CUANDO LOS BITS 5 Y 4 TOLDEN VALORES DE 11.
; UNA VEZ OBTENIDA LA LOCALIDAD DE MEMORIA DE 16 BITS
; POR AFECTAR SE TENDRA LO SIGUIENTE :
; R' <--- "M" : "M" + 1 : SI EL BIT 0 DEL PRIMER BYTE
; DE CODIGO ES CERO(CARGADO).
; DE LO CONTRARIO SE INTERCALA LA DIRECCION, ESTO
; ES :
; "M" : "M" + 1 <--- R (ALMACENADO) Y SERAN EVALUADOS
; LOS BITS 5 Y 4, SI TOLAN -
; VALORES DE 00; SE INDICARA
; QUE EL CODIGO NO ESTA DE-
; FINIDO Y SE DARA POR TERMINADA LA RUTINA.
; LAS BANDERAS SON AFECTADAS DE LA SIGUIENTE FORMA :
; H - NO AFECTADA.

; 1 - LOS PUNTOS SI EL DATO TRANSFERIDO ES NEGATIVO. DE
; UNA FORMA DIFERENTE.

; 2 - LOS PUNTOS SI EL DATO TRANSFERIDO ES CERO. DE LO
; CONTRARIO DIFERENTE.

; 3 - DATOS SIMILARES.

; 4 - NO ABSUTADES.

; DATOS DE ENTRADA A LAS RUTINAS QUE EVALUAN LA DIRECCION

; POR ABSUTAS :

; - REGISTROS SIMULADOS.

; - 1 O 2 SITIOS DE CODIGO.

; DATOS DE SALIDA DE LAS RUTINAS QUE EVALUAN LA DIRECCION

; POR AFECTAR :

; - REGISTROS SIMULADOS.

; - DIRECCION AFECTIVA POR AFECTAR.

; - PC ACTUALIZADO.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; PAGINA 3 DE PAGINAS.

; CLASIFICACION : A.B.C.

; FECHA : 16-VIII-82.

; VERIFICACION : VERIFICAR QUE SE SUSCITE UNA INSTRUCCION DE
; LA RUTINA "PAJIBA".

; DATOS DE ENTRADA :

; - REGISTROS SIMULADOS.

; - AREA DEL USUARIO.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.
- ; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE TOLIA EL POSTBYTE DEL AREA DEL USUARIO
; Y SE INCREMENTA EL PC.
;
; EN SEGUIDA EL POSTBYTE ES EVALUADO DE LA SIGUIENTE
; FORMA :
;
; - SWIS : CUANDO SU VALOR SEA SFE.
;
; - CAPUS : CUANDO LOS BITS 7 Y 6 TOLAN VALORES DE -
; 1 Y 0 RESPECTIVAMENTE Y ADemas, EL BIT 5
; SEA IGUAL AL BIT 2, AL BIT 1 REGADO E —
; IGUAL AL BIT 0 REGADO.
;
; - CODIGO NO DEFINIDO : TODOS LOS CODIGOS QUE NO —
; QUEDARON INCLUIDOS EN LOS CASOS ANTERIO-
; RES... .

; DATOS DE ENTRADA A LAS RUTINAS QUE EJECUTAN LA INSTRUCCION :
;
; - REGISTROS SIMULADOS.
;
; - AREA DEL USUARIO.

; DATOS DE SALIDA DE LAS RUTINAS QUE EJECUTAN LA INSTRUCCION :
;
; - REGISTROS SIMULADOS.
;
; - AREA DEL USUARIO.

;;;;;;;/

; INTERRUPCION SOFTWARE #3 [S&13].

; BLABORO : Z.E.H.

FECHA : 16-VIII-82.

**; OBJETIVO : HACER UNA INTERRUPCIÓN Y SALVAR EL CONTENIDO
; DE TODOS LOS REGISTROS DEL PROCESADOR.**

; *WATTS AND TRADE* ;

- REGISTRO ALUMNOS.
- ALUMNA VOL. 6546410.

کتابخانه ملی اسلام

- ABSITIVE TENTATIVE.

; PROCEDIMIENTO : SE LE ASIGNA LA DIRECCION DE FFFF AL RE-
; GISTRO TEMPORAL.
; "TSLP" <-- PTE
; ESTA INSTRUCCION DESHABILITA LAS INTERRUPCIO-
; NES NUMERICALES (IRQ) Y RAYADAS (FIRQ).
; EN SEGUIDA SE PONE A LA AUTOMA "ON".

DATOS DE ENTRADA A LA RUTINA "S&S"

- REGISTROS DE ULASOS.
- ARTE DAS ULASOS.
- REGISTRO TEMPORAL.

: SITIOS DE SALINAS DE LA RUTILLA "ON" :

- LA BANDERA "B" DE PLASTA.

- PC BA LA DISLOCACION DEL VECTOR DE INTERRUPCION #3
(PFRE) : (PFEG)).

CUMPLIMIENTO DEL ABUSO "U" O "S" / CAPÍTULO 7.

S. S. LABURO : A. B. F.

FSCHE : 10-VIII-82.

OBJETIVO : DECIDIR SE SE REGISTRAR PON DESAR ES EL STACIONAMIENTO "U" O EL STACIONAMIENTO "S".

جامعة الملك عبد الله للعلوم والتقنية

i = $\cos T \sin Y \sin E$.

DATA *DATA* *DATA*

- REGISTRATION & DECLARATIONS FOR AFFECTED.

= EC ACTIVATED

; PROCEDIMIENTO : EL BIT 3 DEL POSTBYTE ES EVALUADO DE LA
; SIGUIENTE MANERA :

AFICHA "M" : SE TI DIL VALOR MÍ.

STACA "S" : SE SU VALOR AS 1.

SE DESARROLLA UN PAÑO A LA RUTINA DE "CAP16".

; DATOS DE ENTRADA A LA ROTINA "CAF10":

- 33015 STRONG STIMULUS.

- AREA DEL USUARIO.

i - POSTSITA.

: DATOS DE SALIDA DE LA RUTINA "CEF16" :

- REGISTROS SIMULADOS.

- AREA DEL USUARIO.

- PC ACTUALIZADO.

http://www.ijerph.org

LO OPERACION / NO PG T.

: ELABORO : A-E-H.

FIGURE 4 : 10-VIII-86.

; OBSERVACIONES DEL CONTADOR DE FICHAJAS. O NINGUNO.

وَالْمُنْتَهَىٰ -

- ACTUALIZACIÓN.

; PROCEDIMIENTO : SE PUEDE INCUMPLIR AL OBTENER EL CO-
; DIGO DE INSTRUCCION.
; PUEDE SER UNICO, SI LOCALIDAD DE LLEGADA, SI
; PUEDE SER ARBITRIO.

• M103 (0.0755±0.0010) Based on 1453796 detections. Uncertainties. 1-sigma.

$\lambda = 3.6 \mu\text{m}$ (red) & $\lambda = 5.4 \mu\text{m}$ (green)

REGISTRATION NO. : 16-VIII-89.

ESTRUCTURA : PONER EL PROCESADO DE INSTRUCCIONES Y ESFERAS
A LOS DÍAS FÁCIL Y A FÁCIL.

ج سانچیس دا سانشادا :

; DATOS DE SALIDA :
; - LISTADO DE SIMULACIONES.
; - AREA DEL USUARIO.

PROGESSAMENTO : ESTA INSTRUCCION ES UNA DE PARA PROVER -

; SINCRONIZACION SOFTWARE CON UN PROCESO EXTERNO ---
; HARDCODED.
; CUANDO UNA INSTRUCCION "SYNC" SE EJECUTADA, EL PROCESO
; CREADOR ENTRA EN UN ESTADO DE SINCRONIZACION, DEBE
; DE PROCESAR INSTRUCCIONES Y DIFERIR A QUE SE PUEDE
; UNA TABLA. CUANDO UNA TABLA SE ALICHA EL ESTADO DE
; SINCRONIZACION SE LIBERA Y EL PROCESADO DE IN-
; TRUCCIONES CONTINUA.
; LAS DARDERAS NO SON AFECTADAS.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; SALTO LARGO A SUBRUTINA [LBNR].

; ELABORAC : A.s.m. FECHA : 17-VIII-88.

; OBJETIVO : REALIZAR UN SALTO DE 16 BITS EN EL CONTADOR DE PROCESOS.

; DATOS DE ENTRADA :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.

; DATOS DE SALIDA :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - PC ACTUALIZADO.

; PROCEDIMIENTO : LOS 2 BITS DE OFFSET SON GUARDADOS EN UN REGISTRO TEMPORAL (BITS OBTENIDOS DEL AREA DEL USUARIO).
; "TEMP" <-- "L" (16 BITS).

EL CONTADOR DE PROGRAMA ES RETIDO EN EL STACK :
SP' <--- SP-1, (SP) <--- PCL
SP' <--- SP-1, (SP) <--- PCH
RETURNA EL CONTADOR DE PROGRAMA AL CARGADO CON EL
CANTO AL VERSORIO :
PC' <--- PC + "TICK"
LAS BANDERAS NO SON AFFECTADAS.

//////////

; AJUSTE DECIMAL EN LA SUBR TDAC_7.

; BLAZOR : A.B.B.

FECHA : 17-VIII-62.

; OBJETIVO : REALIZAR UN AJUSTE DECIMAL DESPUES DE HIBER.
; REALIZANDO UNA INSTRUCCION DE SUBR.

; DATOS DE ENTRADA :
; - ACUMULADOR "A".
; - MARSHAL DE CONTROL DE CONDICION.

; DATOS DE SALIDA :
; - ACUMULADOR "A".
; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE LE DARA UN VALOR DE FACTOR DE CORREC-
; CION AL ACUMULADOR "A".
; ACUM' <--- ACUM + CF(LSH) : CF(LSH).
; DONDE CF ES UN FACTOR DE CORRECCION. EL CF ES DE-
; TERMINADO POR SEPARADAS PARA CADA PLAZO BCD Y FUE-
; DE 500 O 600, SEGUN SEA :
; CF(LSH) = 6 SI Y SOLO SI. 1) H=1, 0 2) LSH>9

$$SF(\Delta \omega) = \delta \Delta I + 5000 \Delta I, \quad 1) \quad h=1, \quad 0 \leq \Delta I < 9, \quad 0 \\ 2) \quad \Delta I > 8, \quad 1 \leq \Delta I < 9.$$

LA ADICION DE INSTRUCCIONES DE UN CODO BYTE -
EN EL ACUMULADOR "A" SUMADA DE UNA TABLA CICLICA -
"TAB" RESULTA EN UNA SUMA EN BCD CON UN BIT APRC -
RESA DE CARRY. LOS VALORES SON SUMADOS EN FORMA
EN BCD (UNA PENDA TAL QUE : $C = \text{PENDA} \text{ BCD} = 9$)
SISTEMA DE PRECISION MULTIPLE, SELECCION EL CARRY SE -
SEÑALA POR ESTA ACTUACION DECIMAL EN LA SUMA DENTRO -
DEL PROCESO DIGITO LOS ALTOS DURANTE LA OPERACION -
CUAL (ADIC) INMEDIATAMENTE ANTES DEL PROCESO "DEAC"
LOS SUMANDOS SON APROXIMADOS EN LA SIGUIENTE FORMA :
 $S = \text{AC} \text{ APROXIMADA}$.

M - OS PONTOS SÃO RESOLVENDO NO NEGATIVO. DE LÁ CON-
SE VAI PARA O POSITIVO.

*Z = -0.408 \text{ SI EL RESULTADO ES CERO. CORRIDA DE LO
SUN PRACTICO.}*

• مکتبہ علمیہ اسلام نامہ - ۷

J = 0 SI SE HA CREADO UN CANTERO Y SI EL BIT DE
CANTERO FUE PUESTO ANTES DE LA OPERACION. BORRA-
DE SU CONTENIDO.

; OPERACION DE LOGICA ENTRE EL DATO INMEDIATO Y EL "CCR".
; /Caso 1.

3. *Microbiology*

• نون - ۸ - مکالمہ

CONSIGNACION : AFECTAR AL REGISTRO DE CODIGO DE CONDICION -
(Cada Banda : B, R, H, T, H, Z, V, C).

: *Sectus et Subiectus* :

- **بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ**
- **بِسْمِ اللَّهِ الرَّحْمَنِ الرَّحِيمِ**

وَهُنَّ أَنْذِكُوكُمْ بِمَا تَعْمَلُونَ

- REGISTRO DE CONSIGO DE SOLICITUD.
- FG ACTUALIZADO.

; PROCESAR LISTADO : SE LE PREGUNTA AL USUARIO UN BYTER
; DE CÓDIGO Y SE INGRESA EN LA TABLA.

3. SE REALIZA UNA OPERACION DE LOGICA ENTRE EL CONTENIDO DEL REGISTRO DE CODIGO DE CONDICION (COR) Y EL SITB.

$CCR' \leftarrow CCR \cup SYTS.$

; Esta instrucción puede ser usada para poser interrupciones no manejables (debilidad de interrupciones) o para usar el bit de DITH.

DEBEN SER AFFECTADAS DE ACUERDO AL RESULTADO
DE LA OPERACION.

Journal of Health Politics, Policy and Law, Vol. 35, No. 3, June 2010
DOI 10.1215/03616878-35-3 © 2010 by The University of Chicago

; OPERACION AND LOGICA ENTRE EL DATO INMEDIATO Y EL "CCR".
; (ANDBG T).

$$g' \circ G \circ g = \tilde{g} - f - \tilde{g} \circ \gamma$$

CONSTITUTIVO : AFESTAR EL REGISTRO DE SUBSIDIO DE CONDICIONES.

HALCON AND ENTOMAUS

— *the first time the conflict was experienced.*

- ساخته شده توسط -

زنگنه: آنلاین

- RESISTIR AL CODIGO DE CONDICIONES.
- NO ACTUALIZADO.

; PROCEDIMIENTO : SE OBTIENE DEL AREA DEL USUARIO UN FC DE
; ENTRADA DE CODIGO Y SE LEOMA EN LA BL FC.

; EN SEGUIDA SE REALIZA UNA OPERACION AND LOGICA ENTRE EL CONTENIDO DEL ABSTRACTO DE CODIGO DE CONDICION (COND) Y EL BITLE.

CCR' <-- CCR AND SYTB.

ESTA INSTRUCCION FUE DADA PARA QUE LA PUEDE TENER EL PERSONAL DE LA GUARDIA CIVIL Y LOS POLICIALES DE LOS CERCAJOS (DISPONIBILIDAD INTERNACIONAL)
Y CONSULTARLA EN CASO DE SITIOS.
LOS BANDERAS SON AFUERAS DE ACUERDO AL ABSOLUTISMO
DE LA OPERACION AEREA.

; EXTENSION DE SIGNO [S&A].

; ELABORO : A.B.E.

संख्या : १०-VIII-८२.

OBJETIVO : TRANSFORMAR UN REGISTRO DE 8 BITS EN UN REGISTRO DE 16 BITS.

ESTADOS DE SA TRADE :

- RESULTS & DISCUSSION.

وَمُؤْتَدِّبَاتٍ وَمُؤْتَدِّبَاتٍ وَ

- *Actualización "D"*.

; - REGISTRO DE CODIGO DE CONDICION.
; - PC ACTUALIZADO.

; PROCEDIMIENTO : SI EL BIT 7 DEL ACUMULADOR "B" ESTA ---
; PRESTO. ENTONCES ; ACDA' <--- PZL.
; DE LO CONTRARIO ; ACDA' <--- UCZ.
; ESTA INSTRUCCION TRANSFERENCIA VALOR DE 8 BITS EN
; DOS COMPLEMENTO DEL ACUMULADOR "B" EN UN VALOR DE
; 16 BITS EN DOS COMPLEMENTO EN EL ACUMULADOR "D".
; LAS BANDERAS SON AFECTADAS COMO SIGUE:
; R = NO AFECTADA.
; X = SE PONE SI EL RESULTADO ES NEGATIVO. BORRADA -
; DE OTRA FORMA.
; Z = SE PONE SI EL RESULTADO ES CERO. BORRADA DE -
; OTRA FORMA.
; V = NO AFECTADA.
; C = NO AFECTADA.

|||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; INTERCAMBIO O TRANSFERENCIA DE REGISTROS [EXGTR].

; BLASERU : A.B.A.

FECHA : 20-VIII-82.

; OBJETIVO : INTERCAMBIAR O TRANSFERIR UN DATO ENTRE DOS
; REGISTRO DESIGNADOS.

; DATOS DE ENTRADA :
; - REGISTROS SIMULADOS.
; - CODIGO DE INSTRUCCION.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE OBTIENE EL POSTBYTE Y SE INCREMENTA -
; AL PC. LOS BITS 7,6,5, Y 4 DEL POSTBYTE DEFINEN UN
; REGISTRO, MIENTRAS QUE LOS BITS 3,2,1, Y 0 DEFINEN-
; A OTRO REGISTRO TAL COMO SIGUE :

- $\phi \ \phi \ \phi \ \phi = A : B$
- $\phi \ \phi \ \phi \ 1 = X$
- $\phi \ \phi \ 1 \ \phi = Y$
- $\phi \ \phi \ 1 \ 1 = DS$
- $\phi \ 1 \ \phi \ \phi = SF$
- $\phi \ 1 \ \phi \ 1 = PC$
- $\phi \ 1 \ 1 \ 0 = + CODIGO NO DEFINIDO$
- $\phi \ 1 \ 1 \ 1 = + CODIGO NO DEFINIDO$
- $1 \ \phi \ \phi \ \phi = A$
- $1 \ \phi \ \phi \ 1 = B$
- $1 \ \phi \ 1 \ \phi = CCR$
- $1 \ \phi \ 1 \ 1 = DPR$
- $1 \ 1 \ \phi \ \phi = + CODIGO NO DEFINIDO$
- $1 \ 1 \ \phi \ 1 = + CODIGO NO DEFINIDO$
- $1 \ 1 \ 1 \ \phi = + CODIGO NO DEFINIDO$
- $1 \ 1 \ 1 \ 1 = + CODIGO NO DEFINIDO$

; SOLAMENTE ESTA PERMITIDO TRANSFERIR O INTERCAMBIAR
; REGISTROS DE UN MISMO TAMAÑO (8 BITS CON 8 BITS O-
; 16 BITS CON 16 BITS).

; LA VEZ OBTENIDOS LOS REGISTROS PARA UTILIZAR, EL-
; BIT 6 DEL CODIGO DE LA INSTRUCCION NOS INDICARA :
; INTERCAMBIO ($R1 \leftarrow\!\!-\! R2$) : SI SU VALOR ES ϕ .
; TRANSFERENCIA ($R1 \leftarrow\!\!-\! R2$) : SI SU VALOR ES 1.
; LAS BANDERAS NO SON AFECTADAS, A ZEROES QUE EL "CCR"
; HALLA SIDO CARGADO CON EL CONTENIDO DE OTRO REGIS-
; TRO.

; ARREGLO DE GRUPOS.

; ELABORADO : A.D.H. FECHA : 20-VIII-62.

; OBJETIVO : REALIZAR UN SALTO DE 8 BITS EN EL CONTADOR DE
; PROGRAMA, EN CASO DE QUE LA CONDICION BUSCADA SE -
; CUMPLA.

; DATOS DE ENTRADA :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE OBTIENE EL OPERANDO APUNTADO POR EL -
; PC. SE GUARDA EL OPERANDO DE LA INSTRUCCION (1BYTE
; DE OPERANDO) EN UNA LOCALIDAD DE ALMACEN TEMPORAL Y
; SE ACTUALIZA EL CONTADOR DE PROGRAMA :
;"Temp" <-- "L"
EN SIGUIENTE SE LE ASIGNA A LA VARIABLE-CONDICION UN
VALOR SEGUN LA SIGUIENTE CLASIFICACION DE LOS BITS
DEL CODIGO DE LA INSTRUCCION :

BIT 3 & 1	CONDICION
- 0 0 0	0 (Cero)
- 0 0 1	C OR Z
- 0 1 0	C (CARRY)

- 0 1 1 Z(CERO)
 - 1 0 0 V(CVERIFICA)
 - 1 0 1 R(NEGATIVO)
 - 1 1 0 R(XOR V)
 - 1 1 1 (R XOR V) OR Z

SI EL BIT 6 DEL CODIGO DE INSTRUCCION EN C.E.R, LA VARIABLE CONDICION SEIRA 000000.
 SI LA CONDICION SE CUMPLE (VARIABLE CONDICION = 1) EL CONTENIDO DE LA LOCALIDAD DE ALMACEN TEMPORAL - BS ULTIMO AL CONTADOR DE PROGRAMA, REALIZA! DO UN SALTO DE 8 BITS EN EL FC.
 FC' <-- FC + "TEMP"
 SI LA CONDICION NO SE CUMPLE. EL FC NO SE AFFECTA ESTO ES, EL CONTENIDO DE LA LOCALIDAD DE ALMACEN TEMPORAL NO SEIRA 000000 AL FC Y SE PROCEDERA A DE-
 COTAR LA PROXIMA INSTRUCCION.
 LOS REGISTROS, LOCALIZADOS EN MEMORIA Y ALMACEN -
 NO SON AFFECTADOS.

; GRUBU TRBS *[GRUBUS]*.

• 4462086 : A.B.H. FBGKA : 20-VIII-82.

CONSTITUCIÓN DE LA INSTITUCIÓN DEL GRUPO PRES.

: 34 TOS D2 65 TRAD :

- REGISTROS DE VULNEDOS.
- CUDIGO DE LA INSTRUCCION.
- AREA DE USUARIO.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.

; PROCEDIMIENTO : AL CODIGO DE LA INSTRUCCION SE INDICARA

; LA INSTRUCCION POR EJECUTAR, SEGUN LA SIGUIENTE —

; CLASIFICACION :

SIT	E & I O	INSTRUCCION
-	0 0 0 0	LEA
-	0 0 0 1	LEA
-	0 0 1 0	LEA
-	0 0 1 1	LEA
-	0 1 0 0	FSA
-	0 1 0 1	FSL
-	0 1 1 0	FSC
-	0 1 1 1	FSL
-	1 0 0 0	+ CODIGO NO DEFINIDO
-	1 0 0 1	ATS
-	1 0 1 0	ASX
-	1 0 1 1	ASI
-	1 1 0 0	CNAI
-	1 1 0 1	LUL
-	1 1 1 0	+ CODIGO NO DEFINIDO
-	1 1 1 1	ANI

; DATOS DE ENTRADA A LAS RUTINAS QUE EJECUTAN LA INSTRUCCION —

; CICR :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL USUARIO.
- ; - CODIGO DE INSTRUCCION.

; DATOS DE SALIDA DE LAS RUTINAS QUE EJECUTAN LA INSTRUCCION —

; CICR :

- ; ; - REGISTROS SIMULADOS.
- ; ; - AREA DEL APUNTAJE.
- ; ; - PC ACTUALIZADO.

; ; CARGADO DE DIRECCION EFECTIVA LBA_7.

; ; SALIENDO : A.S.H.

FECHA : 23-VIII-82.

; ; OBJETIVO : FORMAR UN APUNTADOR Y CARGARLO DENTRO DE CLAL.
; ; QUE UNA REGISTRO INDICE U STACK POINTER.

; ; DATOS DE ENTRADA :

- ; ; - REGISTROS SIMULADOS (X, Y, 0, C, U).
- ; ; - AREA DEL APUNTAJE.
- ; ; - CODIGO DE INSTRUCCION.

; ; DATOS DE SALIDA :

- ; ; - REGISTROS SIMULADOS.
- ; ; - AREA DEL APUNTAJE.
- ; ; - PC ACTUALIZADO.

; ; PROCEDIMIENTO : SE CLASIFICA EL CODIGO DE LA INSTRUCCION
; ; PARA DECIDIR EN QUE REGISTRO SERA CARGADO EL APUN-
; ; TADOR EVALUANDO LOS BITS 1 Y 0. Y PC:=PC + 1 :
; ; INDICE X : SI SUS VALORES SON 00.
; ; INDICE Y : SI SUS VALORES SON 01.
; ; STACK S : SI SUS VALORES SON 10.
; ; STACK U : SI SUS VALORES SON 11.
; ; DESPUES DE HACER DECISION EN QUE REGISTRO SE VA A
; ; CARGAR LA DIRECCION DE LA LOCALIDAD DE MEMORIA. -

LA LLAMA A LA ROTINA DE INGRESO "INDEX".
LA ROTINA "INDEX" RECIBE LA DIRECCION DE LA LOCALIDAD DE LA UBICACION Y LAS ALTITUDES PARA UTILIZAR.
LA DIRECCION ESTRUCTIVA SE GUARDA SI SE ASISTE A UNA :
X' ---- "X"
SI, SE CALCULA LA DIRECCION ESTRUCTIVA DEL NODO DE DIRECCIONES. SI SE INDICES Y SE GUARDA LA DIRECCION EN UN ASISTENTE DEZANELLO (X,Y,U C C).
DESPUES DE GUARDAR EN EL UNO LAS DIRECCIONES ESTRUCTIVAS CON SUS COORDENADAS INTERNAUTAS, LAZ LA PROYECCION EN DIAZ, X+Y Z DIAZ,X+Y Z DIAZ Y UNO (RESPECTIVAMENTE) A UN ASISTENTE "X"; PERO SI CALCULA DIAZ AL ASISTENTE "X" SIN GUARDAR ALGORITMO, ENTRE PARES DE ASISTENTES DE LAS ALTITUDES X, Y, Z. PARA LOS RESULTADOS GUARDADOS, SEGURO LAS PROYECCIONES EN DIAZ X, Y DIAZ Y, X.
DIAZ Y DIAZ PROBABLEMENTE SON COORDENADAS CON CONTADORES. LAS COORDENADAS SON ASISTENTES DONDE SE INDICA A CONTIENDO :
U - NO ASISTIDA.
V - NO ASISTIDA.
Z - DIAZ, DIAZ : SE PONE SI EL ASISTENTE ES CERO.
DS DE CONTANDO DIAZ.
V - NO ASISTIDA.
U - NO ASISTIDA.

DATOS DE ENTRADA A LA ROTINA "INDEX" :
- ASISTENTES ALGORITMOS (X C Y C U C C)
- AREA DEL UBICAMIENTO.

DATOS DE SALIDA DE LA ROTINA "INDEX" :
- ASISTENTES ALGORITMOS.
- DIRECCION ESTRUCTIVA.

- PC ACTUALIZADO.

[View Details](#) | [Edit](#) | [Delete](#)

3 BIRUBA ARBISTHO DARTHO DOL STAV. TUS. T.

; BLASCU : A.B.H. FACHA : 23-VIII-00.

Executive : Administrative assistants or the like.

وَالْمُؤْمِنُونَ

; - *Ab initio* illustrations.

— Cawdoo do aā Iha Pālū Sālū.

— ایک دنیا میں کوئی نہیں۔

وَالْمُنْذِرُ الْمُنْذِرُ وَالْمُنْذِرُ

- READING - TESTS.

- *the author's name.*

; FALCOSIMILATE : EL SIT TUTTO DELL'USCITA DEI RISULTATI.

INDICARÁ B. SUB OFICIALES ALMAGUERAS DEDAS UNAS

Local regulations. And so it is in Urbanization.

• تکلیف احمدیہ "د" : دی اس فہرست کو جانلے۔

وَمِنْ أَعْلَمِ الْأَعْلَمَةِ إِذَا دَعَاهُ مُهَاجِرٌ

; si el bit 7 es Falso, se lanza :

$v' \leftarrow v-1$, $(v) \leftarrow \text{PDL}$

; $w' \leftarrow w-1$, $(w) \leftarrow f(w)$

$\beta' \leftarrow \beta - 1$, $(\alpha) \leftarrow (\alpha) + \beta \alpha \beta$

; SI EL BIT 5 ES PUESTO, ENTONCES :

; S' <--- 0-1, (u) <--- 1YL

; S' <--- 0-1, (u) <--- 1RH

; SI EL BIT 4 ES PUESTO, ENTONCES :

; S' <--- 0-1, (u) <--- 1XL

; S' <--- 0-1, (u) <--- 1AH

; SI EL BIT 3 ES PUESTO, ENTONCES :

; S' <--- 0-1, (u) <--- 0FR

; SI EL BIT 2 ES PUESTO, ENTONCES :

; S' <--- 0-1, (u) <--- 0C0D

; SI EL BIT 1 ES PUESTO, ENTONCES :

; S' <--- 0-1, (u) <--- 0JJA

; SI EL BIT 0 ES PUESTO, ENTONCES :

; S' <--- 0-1, (u) <--- 0JN

; NOTA : AL SER PUESTO EL BIT 6 DEL PCBSITE, SE PUEDE ESCRIBIR SOBRE EL

; EN CLENTA LO SIGUIENTE :

; SI EL BIT 1 DEL PCBSITE ES INSTRUCCION PLS ZERO SI
REGISTRAR POR ALMACENAR DENTRO DEL STACK MARQUEZ (MF)
DE LO CONTRARIO SI REGISTRAR POR ALMACENAR DENTRO DEL
STACK DEL CONTADOR (UC).

; TODOS, ALGUNO O ALGUNO DE LOS REGISTROS DEL PROCES
SE PUEDE SER CANTIDAD AL STACK. (CON EXCEPCION
DEL STACK USADO PARA ALMACENAR ESTOS REGISTROS).

; LOS DARDEROS NO SON AFECTADOS.

; +++ = STACK +++.

|||||/|||||/|||||/|||||/|||||/|||||/|||||/|||||/|||||/|||||/|||||/|||||/|||||/|||||/|||||/

; SACAR REGISTROS DEL STACK [PUL].

; ALMACENAR : A.B.H.

FECHA : 24-VIII-82.

; CANTIDAD : SACAR REGISTROS DEL MACH.

; DATOS DE ENTRADA :

- ; - NUMERO DE PLACA (0 A 9).
- ; - CANTIDAD DE INSTRUCCIONES.
- ; - UNA OURA CONSTANTE.

; DATOS DE SALIDA :

- ; - INSTRUCCIONES GENERADAS.
- ; - PC ACTUALIZADO.

; PROCESAMIENTO : SI EL BIT 1 DEL CODIGO DE INSTRUCCION NO ES -

; INDICARA QUE QUESA UNA UNICA DIRECCION LOS REGISTROS:

; DIRECCIONES "a" : SI SU VALOR ES CERO.

; DIRECCIONES "b" : SI SU VALOR ES UNO.

; SI EL BIT 0 ES PUESTO, EL PC Y PC := PC + 1 .

; SI EL BIT 0 ES CERO, INDICARA LOS REGISTROS

; q3 DE DIRECCIONES. LAZAR Y PC := PC + 1 ;

; SI EL BIT 0 ES PUESTO, ENTORNOS :

; $a_{00}' \leftarrow (a)$, $a' \leftarrow a + 1$

; SI EL BIT 1 ES PUESTO, ENTORNOS :

; $a_{01}' \leftarrow (a)$, $a' \leftarrow a + 1$

; SI EL BIT 2 ES PUESTO, ENTORNOS :

; $a_{02}' \leftarrow (a)$, $a' \leftarrow a + 1$

; SI EL BIT 3 ES PUESTO, ENTORNOS :

; $a_{03}' \leftarrow (a)$, $a' \leftarrow a + 1$

; SI EL BIT 4 ES PUESTO, ENTORNOS :

; $a_{04}' \leftarrow (a)$, $a' \leftarrow a + 1$

; SI EL BIT 5 ES PUESTO, ENTORNOS :

; $a_{05}' \leftarrow (a)$, $a' \leftarrow a + 1$

; SI EL BIT 6 ES PUESTO, ENTORNOS :

; $a_{06}' \leftarrow (a)$, $a' \leftarrow a + 1$

; USH' O SPH' <--- (o), o' <--- o + 1
; USL' O SPL' <--- (-), o' <--- o + 1
; SI SL BIT 7 SE PUSO EN 0, SE TOLERA ;
; PCM' <--- (o), o' <--- o + 1
; PCL' <--- (o), o' <--- o + 1
; AL SER PUSO EN BIT 0 DEL POSTBYTE, SE TOLERA EN
; CUENTA LO SIGUIENTE :
; SI SL BIT 1 DEL SUB-C DE INSTRUCCION FUE CERO, EL
; REGISTRO PARA ACCESAR DEL STACK SEIRA EN STACK HARDWARE
; (SH) ; DE LO CONTRARIO EL REGISTRO PARA SACAR DARA -
; DEL STACK SE SUSTITUYE (SP).
; TAMBIO, ALGOUNAS O MISCULAS DE LOS REGISTROS DEL PRO-
; YECTO PUEDEN SER SUSTITUIDOS DEL STACK (CON EXCEP-
; CION DEL STACK DONDE PUEDE LAZAR OTRO REGISTRO).
; LOS BANDERAS DENTRO DELAS CALIBRAS DEL STACK ; DE
; LO CONTRARIO NO SERAN ESTABLECIDAS.

||||||||||||||||||||||||||||||||||||||||||||||||||

INSTRUCCION DE SUBROUTINA LXTS.

; ALMACERO : A.B.B.

FECHA : 24-VIII-82.

; DESTINO : SACAR DEL STACK CALIBRAS DEL CONTADOR DE PRC -
; - GRAMAS.

; DATOS DE ENTRADA :
; - STACK HARDWARE.

; DATOS DE SALIDA :
; - CONTADOR DE PROGRAMA.

; PROCEDIMIENTO : EL CONTADOR DE PROGRAMA ES REGRASADO DE
; LA SUBRUTINA AL PROGRAMA LLAMADO. LA DIRECCION DE
; REGISTRO DE SEGUADA DEL MTRIC.
; PC' <--- (SF), ST' <--- ST + 2
; PCL' <--- (SF), ST' <--- ST + 1
; LAS DANDERAS NO SON AFECTADAS.

;;;;;;;;;;;;;;;;;;;

; SUMAR A CUMULADOR "B" DENTRO DEL REGISTRO INDICE "X"
; [ENDIT].

; EJEMPLO : ADD.B.

FECHA : 24-VIII-62.

; OBJETIVO : REALIZAR UNA SUMA ENTRE EL CONTENIDO DEL ACU-
; MULADOR "B" Y EL REGISTRO INDICE "X".

; DATOS DE ENTRADA :

; - REGISTROS SEGUADOS.

; DATOS DE SALIDA :

; - REGISTROS SEGUADOS.
; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE SUMA AL "VALOR BINARIO" DEL ACUMULADOR
; DCR "B" DENTRO DEL REGISTRO INDICE "X".

; IX' <--- IX + ACCB.

; LAS DANDERAS NO SON AFECTADAS.

; NOTA : LA INSTRUCCION DCR B,X NO EXISTE, PERO SE IDE-
; TICIA A LA INSTRUCCION "ADD". LA PRIMERA TRATA A -
; "B" COMO UN NUMERO CON SIGNO (DE DOS COMPLEMENTO),
; EN TANTO QUE ADD TRATA A "B" COMO UN OFICIO POSITIVO

; DATOS DE SALIDA.

; REGRESO DE INTERRUPCIÓN RTI_7.

; BLADURÓ : A.B.H.

FECHA : 24-VIII-82.

; OBJETIVO : RECUPERAR DIFC C LAS REGISTROS DEL STACK HARDWARE.

; DATOS DE ENTRADA :

; - UNICA MARSHAL.

; DATOS DE SALIDA :

; - REGISTROS SITULADOS.

; - PC ACTUALIZADO.

; PROCEDIMIENTO : EL REGISTRO DE CODIGO DE CONDICION ES LA

; CADIC DEL STACK HARDWARE.

; SCR' <--- (SF), SP' <--- SF + 1

; ENTONCES, SI EL BIT "E" ESTA PUESTO :

; ACCA' <--- (SF), SF' <--- SF + 1

; ACCB' <--- (SF), SF' <--- SF + 1

; DFR' <--- (SF), SF' <--- SF + 1

; IXX' <--- (SF), SF' <--- SF + 1

; IXL' <--- (SF), SF' <--- SF + 1

; IYH' <--- (SF), SF' <--- SF + 1

; IYL' <--- (SF), SF' <--- SF + 1

; USH' <--- (SF), SF' <--- SF + 1

; UCL' <--- (SF), SF' <--- SF + 1

; FCH' <--- (SF), SF' <--- SF + 1

*POL' <-- (SF), SF' <-- SF + 1
DE LO CONTRARIO :
PSH' <-- (SF), SF' <-- SF + 1
POL' <-- (SF), SF' <-- SF + 1*

SI SE TALO DE LA CINTA SALVADO SE RECOBRADO DESDE EL STACK HABRAN Y EL CONTROL SE REGRESADO AL PROGRAMA INTERRUPCION. SI EL BIT "E" (ESTADO COMPLETO - SALVADO) ESTA LIMPIO, ESTO INDICA UNICAMENTE QUE UN SUBJUGO DEL SISTEMA DE ETIQUETA FUE SALVADO (DIRACION DE REGRESO Y CODIGO DE CONDICION) Y UNICAMENTE ESTA SUBJUGO SE RECOBRADO.

LAS BANDERAS (CR) SON RECOBRADAS DEL STACK.

SCURRA DABERAS Y DABERA UNA INTERRUPCIÓN / CWAI 7.

: 6440000 : 4.5.4. : FECHA : 24-VIII-82.

; OBJETIVO : LIMPIAR BITS DEL "CCR" (REGISTRO DE CODIGO DE
; CONDICION).

; DATOS DE ENTRADA :
; - REGISTROS SIMULADOS.

; DATOS DE SALIDA :
; - STACK HARDWARE.
; - PC EN LA DIRECCION DEL VECTOR DE INTERRUPCION.

; PROCEDIMIENTO : ESTA INSTRUCCION REALIZARA UNA OPERACION
; AND LOGICA ENTRE UN BYTE IMMEDIATO (OPERANDO DE —
; INSTRUCCION) Y EL REGISTRO DE CODIGO DE CONDICION,

; IMAGINA EL ESTADO COMPLETO DE LAQUINA EN EL STACK
; (ARDENAS Y BAFBAS A QCS SE PUEDE UNA TECLA.
; SE OBTIENE UN BITE (BI) APUNTADO POR EL PC Y SE D
; IRANIZADA EL PC.

$CCR' \leftarrow \dots UCR$ and \dots

DONDE SE ES EL DATO INMEDIATO.

BR SEGUIDA SE PUEDE DEDUCIR "E" Y POR LO TANTO :

$$w^{k'} \leftarrow \dots w^{k-1}, \quad (v) \leftarrow \dots v^k$$

$$\omega^P \leftarrow \dots \omega^{t-1}, (\omega^P) \leftarrow \dots FCSI$$

$$w^t \leftarrow \dots w^{t-1}, \quad (w^t) \leftarrow \dots b w^t$$

$$w_t' \leftarrow w_{t-1}, \quad (w_t) \leftarrow w_t$$

$\omega_F' \leftarrow \dots \omega_{F-1}, (\omega_F) \leftarrow \dots IYL$

$\Delta P^0 \leftarrow \dots$, $\Delta P^{i-1}, (\Delta P) \leftarrow \dots$, IYH

$\omega P' \leftarrow \dots \omega L-1$, $(\omega P) \leftarrow \dots IXL$

$\Delta P' \leftarrow \dots$, $\Delta P \leftarrow \text{TAH}$

$\omega F' \leftarrow \dots \omega F-1$, $(\omega F) \leftarrow \dots DPR$

$\Delta P' \leftarrow \Delta P - 1$, $(\Delta F) \leftarrow \text{ACCE}$

$\Delta F' \leftarrow \Delta F - 1$, $(\Delta F) \leftarrow ACCA$

$\omega P' \leftarrow \dots \omega F-1$, $(\omega F) \leftarrow \dots \text{UCH}$

CUANDO EL PICADO DE UNA TECLE

FUNDACION DEL ESTADO DE LAQUI

VADO ANTES DE VECTORIZAR LA I

DE RUTINA.

LA INSTRUCCIÓN ATI (ASIGNACIÓN DE

LAMA AUTOMATICA PARA EL ESTACIONAMIENTO

DESPUES DE HABER FALLECIDO AL

DE CODIGO DE CONDUCIR. ABORDAJE

LAS BANDAS SON APROPIADAS DE

CHORAL.

MULTIPLICACION

Alabamico : *A-E-H-*

FECHA : 24-VIII-82.

; OBJETIVO : REALIZAR UNA MULTIPLICACION ENTRE DOS REGIS—
; TROS DE 8 BITS.

DATOS DE ENTRADA:

- RÖRIGA TROS SITUATIONER.

ESTADOS DE MÉXICO

REGISTRATION SIMULATIONS

- F C ACTUALIZADO.

; PROCEDIMIENTO : SE MULTIPLICAN LOS NUMEROS BINARIOS (SIGNO) DE LOS ACUMULADORES "A" Y "B" Y SE PONE EL
; RESULTADO EN AMBOS ACUMULADORES (EL ACUMULADOR -
; "A" CONTENDRA AL BYTE LAS SIGNIFICATIVAS DEL RESULTADO.)

$4884' \times 4885' = 4884 \times 4885$

LA MULTIPLICACION SIGO SIGLO (BIRARIA) FERLITE OPERACIONES DE FABRICACION MULTIPLES.

LAS BALDERRAS SON AFECTADAS DE LA SIGUIENTE FORMA:

B = 1.0 FACTOR.

H - NO AMBUTADA.

Z - SE PUEDE SI EL RESULTADO ES CERO. DE LO CONTRARIO BORRADA.

; V = NO FACTADA.

C - SE PUEDE SI EL BIT 7 DEL ACUMULADOR "B" (DE RESULTADO) ES PUESTO. DE LO CONTRARIO LLEVARÁ.

; EL BIT DE CARRY (C) PERmite REDONDEAR EL BYTB LIS
; SIGNIFICATIVO CON LA SOLANCIA : LUL, ADCN # 0.

; INTERRUPCION SOFTWARE EN EL MAIN.

; SISTEMA : A.B.C.

FECHA : 25-VIII-62.

; OBJETIVO : HACER UNA Interrupcion Y SALVAR EL CONTENIDO
; DE TODOS LOS REGISTROS DEL PROCESADOR.

; DATOS DE ENTRADA :

; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.

; DATOS DE SALIDA :

; - REGISTRO POLICIAL.

; PROCEDIMIENTO : SE LE ASIGNA LA DIRECCION DE FFFF AL ES-
; SISTEMO TEMPORAL .
; "TEMP" <-- PPPA.
; LAS Interrupciones NORMAL (INT) Y RAPIDA (FIRE) -
; SON DESACTIVADAS (DESENBLITIZADAS).
; EN CASO DE LLAMAR A LA ROTINA "SW"

; DATOS DE ENTRADA A LA ROTINA "SW" :

; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - REGISTRO POLICIAL
; - "I" Y "F" DE "CON" LIABILIDADES.

; DATOS DE SALIDA DE LA ROTINA "SW" :

; - LA BANDERA "R" ES PUESTA.
; - PC EN LA DIRECCION DEL SECTOR DE Interrupcion -
; # 1 . ((FFFF)) : (FFFE).

|||||

GRUPO QUATRO GRUPO 7.

• ۱۰۰ کد • : ۳۷۸۶۴۷۲۷۸

Page 5 : ٦-٣-٢٠١١

OBJETIVO : DECIDIR LA OPERACIONES PARA REALIZAR.

وَمُؤْمِنٌ بِرَبِّهِ وَرَبِّ الْعَالَمِينَ

= 33310 T₇₀₀ + 161000.

= 4336.984 624 4470 -

$$= 300/100 \cdot 93 \cdot 1.0274645103 \dots$$

زنگنه و زنگنه

$$= 48.57 \text{ m}^2 \text{ s}^{-1} \cdot 0.167 \text{ m}^2 =$$

= 1334 DEL UNANIMO -

~~CONFIDENTIAL - SECURITY INFORMATION~~ ~~ALL CODING IS TO BE INSTRUCTED IN CLASSIFIED~~

CABO DE LA SIGUIENTE FORMA:

ESTADÍSTICAS DE OPERACIONES

i = 0011 SUB'10

i = 1 1 0 0 GEFIZ

• = 1111 UFGV

• = 1118 68720

— 111 — *Litt. TAKU*

DATA DE ORIGEN & FAX SULTAN SUB ENRUTAR LA OPERACION

$$= \langle \delta\phi(k) T(\phi(x), \phi(y)) \rangle_{\text{vac}}$$

= CODIGO DE LA ESTADACION =

DATOS DE SALIDA DE LAS AUTOMAS SOBRE EJECUTAN LA OPERACION

= REGISTRATION & INDEXES.

; = 4384 DEL USUARIO.

; OBTENER O GUARDAR EN EL REGISTRO "D" LUEGO.

; ESTADO : A.B.H.

FECHA : 25-VIII-82.

; OBTENER : OBTENER LA DIRECCION DE LA LOCALIDAD DE MEMORIA, DECIDIR SI SE REALIZARA UNA SUMA O UNA RESTA EN EL ACUMULADOR "D" Y EJECUTARLA.

; DATOS DE ENTRADA :

; - ACUMULADOR "D".

; - AREA DEL USUARIO.

; - CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA :

; - ACUMULADOR "D".

; - AREA DEL USUARIO.

; - PC ACTUALIZADO.

; PROCEDIMIENTO : PARA OBTENER LA DIRECCION DE LA LOCALIDAD DE MEMORIA PARA EJECUTAR, EL CODIGO DE LA INSTRUCCION NO INDICARA EL MODO DE DIRECCIONALIBRITO PARA UTILIZAR DE LA SIGUIENTE FORMA :

; INMEDIATO DE 16 BITS "IM16" :

; CUANDO LOS BITS 5 Y 4 TOMEZ VALORES DE 00.

; DIRECTO "DIRECT" :

; CUANDO LOS BITS 5 Y 4 TOMEZ VALORES DE 01.

; INDEXADO "INDEX" :

; CUANDO LOS BITS 5 Y 4 TOMEZ VALORES DE 10.

; EXTENDIDO "EXTEND" :

; CUANDO LOS BITS 5 Y 4 TOMEZ VALORES DE 11.

; UNA VEZ OBTENIDA LA LOCALIDAD DE MEMORIA PARA UTILIZAR ("E" : "E" + 1 = 16 BITS), SE EVALUARA EL BIT 6 DEL CODIGO DE LA INSTRUCCION DE LA SIGUIENTE FORMA :

; SI SU VALOR ES CERO : SE SUBSTRAE EL VALOR EN LA -
; LOCALIDAD DE MEMORIA "K" : -
; "K"+1 DE ACUMULADOR "D".
; D' <--- "D" - "K" : "K" + 1.
; SI SU VALOR ES UNO : EL VALOR EN LA LOCALIDAD DE -
; MEMORIA "K": "K"+1 ES SUMADO -
; AL ACUMULADOR "D".
; D' <--- "D" + "K" : "K" + 1.
; UNA VEZ REALIZADA LA OPERACION (SUMA O RESTA) LAS
; DIRECCIONES SERAN AFECTADAS DE LA SIGUIENTE FORMA :
; H - NO AFECTADA.
; N - SE PONE SI EL RESULTADO ES NEGATIVO. DE LO CONTRARIO BORRADA.
; Z - SE PONE SI EL RESULTADO ES CERO. DE LO CONTRARIO BORRADA.
; V - SE PONE SI UN SOBRE FLUJO ES GENERADO. DE LO CONTRARIO BORRADA.
; C - SE PONE SI UN "CARRY" (SUMA) O "BORROW" (RESTA)
; ES GENERADO. DE LO CONTRARIO BORRADA.

; DATOS DE ENTRADA A LAS RUTINAS QUE EVALUAN LA DIRECCION
; POR AFECTAR :
; - REGISTROS SIMULADOS.
; - 1, 2, O 3 BYTES.

; DATOS DE SALIDA DE LAS RUTINAS QUE EVALUAN LA DIRECCION
; POR AFECTAR :
; - REGISTROS SIMULADOS.
; - DIRECCION EFECTIVA POR AFECTAR.
; - PC ACTUALIZADO.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; OPERACION # IV [OPRIV].

; ELABORO : A.A.H.

FECHA : 25-VIII-62.

; OBJETIVO : DECODIFICAR LA INSTRUCCION PARA EJECUTAR.

; DATOS DE ENTRADA :

; - CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA :

; - INSTRUCCION PARA EJECUTAR.

; PROCEDIMIENTO : EL BIT 6 DEL CODIGO DE LA INSTRUCCION ES

; DVALUADO DE LA SINTAXIS PUNTA :

; CATA : SI SU VALOR ES CORR.

; DAUD : SI SU VALOR ES INC.

; DATOS DE ENTRADA A LAS ALMACENES DE INSTRUCCION :

; - REGISTROS DISPONIBLES.

; - AREA DEL USUARIO.

; DATOS DE SALIDA DE LOS ALMACENES DE INSTRUCCION :

; - REGISTROS DISPONIBLES PARA AFECTAR.

; - FC ACTUALIZADO.

; - AREA DEL USUARIO.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; COMPARACION CON REGISTRO INDICE "X" [CLPX].

; ELABORO : A.A.H.

FECHA : 25-VIII-62.

— 162 —

; OBJETIVO : LLAMAR A LA RUTINA COMPARACION EN 16 BITS
; "C.R16".

; DATOS DE ENTRADA :
; - REGISTRO INDICE "X".

; DATOS DE SALIDA :
; - REGISTRO INDICE "X".
; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE TOLTA EL REGISTRO INDICE "X" Y SE LLAMA A LA RUTINA DE COMPARACION EN 16 BITS "C.R16".

; DATOS DE ENTRADA A LA RUTINA "C.R16" :
; - REGISTRO INDICE "X".
; - AREA DEL USUARIO.
; - CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA DE LA RUTINA "C.R16" :
; - ASIGNACIONES SUSTITUIDAS.
; - AREA DEL USUARIO.
; - PC ACTUALIZADO.

; CARGADO O ALMACENADO CON REGISTRO "D" [LDATD].

; TRABAJO : A.S.H.

FECHA : 25-VIII-82.

; OBJETIVO : USAR EL ACUMULADOR "D" EN LA INSTRUCCION DE -
; CARGADO O ALMACENADO EN 16 BITS.

; DATOS DE ENTRADA :

; - ACUMULADOR "D".

; DATOS DE SALIDA :

; - ACUMULADOR "D".

; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE TURA EL ACUMULADOR "D" Y SE LLAMA A

; LA ROTINA DE SALVADO C ALMACENADO DE 16 BITS "LDST
; 1C".

; DATOS DE ENTRADA A LA ROTINA "LDST16" .

; - ACUMULADOR "D".

; - AREA DEL USUARIO.

; - DURACION DE LA INSTRUCCION.

; DATOS DE SALIDA DE LA ROTINA "LDST16" :

; - REGISTROS SIMULADOS.

; - AREA DEL USUARIO.

; - PC ACTUALIZADO.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; OPERACION # 7 OPREVJ.

; BLABURGO : 2.4.6.

FECHA : 26-VIII-62.

; OBJETIVO : DECIDIR LA INSTRUCCION PARA EJECUTAR.

; DATOS DE ENTRADA :

; - REGISTROS SIMULADOS.

; - AREA DEL USUARIO.

- 300100 DB IN INSTRUCTION.

وَالْمُعْلَمَاتُ وَالْمُسَمَّى

- ADDITIONAL INFORMATION.
 - ADDS DDL INSTEAD.
 - FC ACTIVATION.

: PROCEDIMIENTO : AL CODIGO DE LA INSTRUCCION SE EVALUARON

TAREA 02: DISEÑO DE INSTRUCCIONES PARA DESARROLLAR

BIT	0 0 0	DATA
-	0 0 0	DATA
-	0 0 1	DATA
-	0 1 0	DATA
-	0 1 1	DATA
-	1 0 0	+ CODIGO NO DEFIRO.
-	1 0 1	LANTD
-	1 1 0	LANTD
-	1 1 1	LANTD

: DATOS DE SUSTANCIAS Y LAS ROTULAS QUE EJECUTAN LA INSTRUCCION

; CIOU ;

- REGISTROS SIMULADOS.
 - AREA DEL ESTADIO.
 - CODIGO DE LA INSTRUCCION.

DE TOS DE SALVIA DE LAS AUTIAS SUB BIBLIOTAKA LA INSTRUCCION

3 CIUR:

- AGENTES SIMULACRO.
 - AREA DEL DESARROLLO.
 - FC ACTUALIZACION.

[View Details](#) | [Edit](#) | [Delete](#)

: SALTO CONTO A SUBROUTINA BSR.

Digitized by srujanika@gmail.com

FBCHA : 26-III-62.

; OBJETIVO : REALIZAR UN SALTO DE 8 BITS EN EL CONTADOR DE
; FLOJAS.

• WATERS ARE ON THE WAY •

- *AGASTHIA SQUAMOSA*.
- *AGASTHIA SQUAMOSA*.

؛ دستگاه اینترنت داد و ستد

- REGISTROS SIMULADOS.
 - AREA DEL USOANAL.
 - EC ACTUALIZACION.

; PROCEDIMENTO : SB PUNKA I SITE DB OFFSET (FESTIVALS) DSE
; AREA DE VOLARIA I SE GUARDA BN UN ASIGNATO TIEMPO-
; ABL. "TREP" <-- "A" (C-A).

EL GOLTAIX/B DE PROGRAMA HS 4 ETIJO EN EL STAGE

$nt' \leftarrow \dots nt-i, (st) \leftarrow \dots st,$

$\text{st} \leftarrow \text{st} \cup \{t\}$; $(\text{st}) \leftarrow \text{true}$

so much time on questions of procedure as on substantive ones.

• 34 • *Geological Survey of India Special Volume 3*

56' <--- 56' = "Aunt".

168. *Calochortus* L. *var.* *multiflorus*.

“*БАШНЯ СОВЫ*” (БАШНЯ СОВЫ ИЛИ БЛУЗЫ) 1991 =

UNIVERSITY OF TORONTO LIBRARY SYSTEM

TELEGRAMS RECEIVED BY AIR MAIL AT 7:30 A.M.

; CALL A SUBROUTINE [JMP].

; ELABORO : A.B.H.

FECHA : 26-VIII-82.

; OBJETIVO : REALIZAR UN SALTO EN EL CONTADOR DE PROGRAMA

; DATOS DE ENTRADA :

- ; - ADRESOS ESTABLIDOS.
- ; - AREA DEL USUARIO.
- ; - CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA :

- ; - STACK HARDWARE.
- ; - PC ACTUALIZADO.

; PROCEDIMIENTO : EL CODIGO DE LA INSTRUCCION NO INDICARA

; EL modo DE DIRECCIONAMIENTO PARA UTILIZAR PARA OBTENER

; LA DIRECCION EFECTIVA PARA UTILIZAR :

; DIRECTO (DIR) :

; CUANDO LOS BITS 5 Y 4 TOMEEN VALORES DE 01.

; INDEXADO (INDEX) :

; CUANDO LOS BITS 5 Y 4 TOMEEN LOS VALORES DE 10.

; EXTENDIDO (EXTER) :

; CUANDO LOS BITS 5 Y 4 TOMEEN LOS VALORES DE 11.

; UNA VEZ OBTENIDA LA LOCALIDAD DE MEMORIA POR AFECTAR

; DE 16 BITS, SE ALMACERA LA DIRECCION DE REGRESO EN EL STACK HARDWARE :

; SP' <-- SP-1, (SP) <-- PCL

; SP' <-- SP-1, (SP) <-- PCH

; Y SE SIGUIRA EL CONTADOR DE PROGRAMA EN TRANSFERIDO A LA DIRECCION EFECTIVA.

; PC' <-- SI.

; UNA INSTRUCCION AT& DEBERA SER LA ULTIMA INSTRUCCION

CICLO EJECUTADO DE LA SUBROTINA .

; DATOS DE ENTRADA A LOS ALGORITMOS QUE DETERMINAN LA DIRECCION
; PARA ESTACIONAR :
; - ASIGNACIONES DE LIBERACIONES.
;

; DATOS DE SALIDA DE LAS ROTACIONES DE AVIONICA LA DIRECCION
; PARA AFECTAR :
;
; - REGISTROS SIMULACION.
;
; - DIRECCION AFECTIVA PARA AFECTAR.
;
; - PC AUTOMATIZADA.

;SAGABO C ALLACSHABO GLE R3G12TA0 "A" O "L" /LDTAU T.

; مکالمہ : ۴۰۷، ۷۰

433.54 : 26-VIII-32.

OBSTIVO : DECIDIR QUE REGISTRO SERA AFECTADO POR LA INSTRUCCION DE CLASIFICACION ALMACENADA.

ESTATE OF ANTRALIA

- JUDIGO DE LA INVESTIGACION.
- REGISTROS Y DECLARACIONES.

; DATU.S D. SALIDA :

- ADJUSTAR OS SISTEMAS PARA AFASTAR.
- PC ACTUALIZADO.

PROBABILIDAD : EL BIT 6 SE CLASIFICABA DE LA SIGUIENTE FORMA :

; INDICE "X" : SI SU VALOR ES CERO.
; STACK "U" : SI SU VALOR ES VACIO.
; EN SEGUIDA SE LLAMA A LA RUTINA DE CARGADO O ALMACENADO EN 16 BITS "LDSTIC".

; DATOS DE ENTRADA A LA RUTINA "LDSTIC" :
; - REGISTROS SIMULADOS. (X O U).
; - AREA DEL USUARIO.
; - CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA DE LA RUTINA "LDSTIC" :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - PC ACTUALIZADO.

; GRUPO CINCO GROUPO 7.

; ALGORITMO : A.B.H. FECHA : 27-VIII-82.

; OBJETIVO : OBTENER LA DIRECCION DE LA LOCALIDAD DE MEMORIA Y EL ACUMULADOR "A" O "B" QUE AFECTARAN LA INSTRUCCION PARA EJECUTAR Y VER LA EJECUCION DE ESTA.

; DATOS DE ENTRADA :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA :
; - REGISTROS SIMULADOS.

- ; - ALTA DEL LOCALITO.
- ; - PC ACTUALIZADO.

; PROCEDIMIENTO : MEDIANTE EL CODIGO DE LA INSTRUCCION SE
; OBTIENE LA REGLA PARA ADQUIRIR LA DIRECCION POR AFECTAR, SE INDICA EL ACUMULADOR POR UTILIZAR Y POS-
; TENCERSE SE CLASIFICA EL CODIGO ENTRE LAS DIFE-
; RENTES INSTRUCCIONES.
; LAS REGLAS PARA OBTENER LA DIRECCION DE LA LOCALI-
; DAD DE MEMORIA POR AFECTAR, SON LAS SIGUIENTES :
; INMEDIATO DE 8 BITS "INM8" :
; CUANDO LOS BITS 5 Y 4 TOME VALORES DE 00.
; DIRECTO "DIRECT" :
; CUANDO LOS BITS 5 Y 4 TOME VALORES DE 01.
; INDEXADO "INDEX" :
; CUANDO LOS BITS 5 Y 4 TOME VALORES DE 10.
; EXTENDIDO "EXTEN" :
; CUANDO LOS BITS 5 Y 4 TOME VALORES DE 11.
; EN SEGUIDA AL BIT 6 DEL CODIGO DE LA INSTRUCCION -
; SE INDICARA EL ACUMULADOR POR UTILIZAR, ESTO ES :
; ACUMULADOR "A" : SI SU VALOR ES CERO.
; ACUMULADOR "B" : SI SU VALOR ES UNO.
; OBTENIENDO ASI LA LOCALIDAD DE MEMORIA Y EL ACUMU-
; LADOR CON LOS CUALES SE EJECUTARAN LAS SIGUIENTES
; OPERACIONES, SEGUN EL CODIGO DE LA INSTRUCCION :
;

BIT	3 2	OPERACION
-	0 0	SUBCMF
-	0 1	OPEVI
-	1 0	OPEVII

- ; DATOS DE ENTRADA A LAS RUTINAS QUE EVALUAN LA DIRECCION
- ; POR AFECTAR :
 - REGISTROS SIMULADOS.

- 1 C E SYSTEMS LTD. 2013.

; DATOS DE SALIDA DE LAS ACTIVIDADES QUE EVALUAN LA DIRECCION
; PARA ACTUALIZAR :
;
; - ASIGNATURAS SISTEMATICAS.
; - DIRECCIONES DIRECTIVAS PARA ACTUALIZAR.
; - PC ACTUALIZACION.

- DATOS DE SITIOADA A LAS ROTIAS QUE BORRARAN LA OPERACION:
- ANGULACIONES INICIALES.
- DIRECCION ESTRUCTIVA PARA AFECTAR.
- CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA DE LOS ALGORITMOS QUE EJECUTAN LA OPERACION:
; - REGISTROS SIMPLIFICADOS.
; - TABLA DEL BÚSTAMO.
; - PC ACTUALIZADO.

; DIRECCION ALBERTO IASSIATO DE & SIRS [LINE 7].

• ۱۰۰ •

FBURH : 27-VIII-62.

EXECUTIVE : OBTENIR LA DIRECTION POUR UTILISER.

: *WATERS IN BURMA* :

- INDUSTRIOS & UTILIZADORES.

• DATOS DE SALIDA:

- DIRECCION AFECTIVA (F3).

- FC AUTRALIA -

; PROCEDIMIENTO : SE OBTIENE UN BYTE DE CODIGO DEL PC EL -
; CUAL SERA EL VALOR UTILIZADO EN UNA OPERACION DE -
; SALIDA.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; SUBSTRACTR O COMPARAR L'SUBSEP.

; ALGORITMO : A.S.H

FECHA : 27-VIII-82.

; OBJETIVO : DETALLAR QUE INSTRUCCION SE EJECUTARA Y VER
; SU EJECUCION .

; DATOS DE ENTRADA :

; - ACUMULADOR PARA UTILIZAR.
; - MEMORIA DE 6 BITS PARA UTILIZAR (1 BYTE).
; - CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA :

; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - PC ACTUALIZADO.

; PROCEDIMIENTO : SE HARA UNA RESTA ENTRE EL ACUMULADOR Y
; LA MEMORIA :

; "TEMP" <-- R - A

; EL REGISTRO Y LA MEMORIA NO SERAN AFECTADOS. SI EL
; BIT 0 DEL CODIGO DE LA INSTRUCCION ES CERO EL RE-
; GISTRO TEMPORAL SE ALMACENADO EN EL ACUMULADOR (DE-
; TO DE ENTRADA) :

; R' <-- "TEMP"

; Y EL CONTENIDO DE LA LOCALIDAD DE MEMORIA SE BORRA -

SI EL BIT 0 DEL CODIGO DE LA INSTRUCCION FUE CERO Y EL BIT 1 DE ESTE MISMO CODIGO DE LA INSTRUCCION ES UNO EL BIT DE CARRY SERA UTILIZADO :
 $R' \leftarrow R - C$ (CARRY).

LAS BANDERAS DEL REGISTRO DE CODIGO DE CONDICIONES SON ALTERADAS DE LA SIGUIENTE MANERA :

H = NO DEFINIDA.

N = SE PONE SI EL RESULTADO ES NEGATIVO. DE LO CONTRARIO BORRADA.

Z = SE PONE SI EL RESULTADO ES CERO. DE LO CONTRARIO BORRADA.

V = SE PONE SI UN SOBRE FLUJO ES GENERADO. DE LO CONTRARIO BORRADA.

C = SE PONE SI UN PREDETERMINADO ES GENERADO. DE LO CONTRARIO BORRADA.

[View all posts](#) [View all categories](#)

Operación en el futuro.

• 5145000 • 445

FISCHER : 27-VIII-82.

: OBJETIVO : DECIDIR LA INSTRUCCION PARA EJECUTAR.

DETOS DE ENTRADA

• = *80±18 TECM & 16/11/2005.*

= LOCAL INDEX OF ENTHALPY

; - CODIGO DA

; - REGISTROS SIMULADOS.
; - PC ACTUALIZADO.

; PROCEDIMIENTO : EL BIT 1 DEL CODIGO DE LA INSTRUCCION -
; LOS INDICARA LA INSTRUCCION POR EJECUTAR DE LA SI-
; GUIENTE FORMA :
; OPELOG : SI SU VALOR ES CERO.
; LISTE : SI SU VALOR ES UNO.
; EN Siguencia SE LLAMA A LA RUTINA ELEGIDA.

; DATOS DE ENTRADA A LAS RUTINAS QUE EJECUTAN LA INSTRUCCION :
; CIOX :
; - REGISTROS SIMULADOS.
; - LOCALIDAD DE MEMORIA.
; - CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA DE LAS RUTINAS QUE EJECUTAN LA INSTRUCCION :
; CIOX :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - PC ACTUALIZADO.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; OPERACION LOGICA L_OPELOG_I.

; ALABORO : A.B.H. FECHA : 27-VIII-82.

; OBJETIVO : REALIZAR UNA OPERACION LOGICA (AND, OR O XOR)
; ENTRADA UN REGISTRO Y UNA LOCALIDAD DE MEMORIA.

; DATOS DE ENTRADA :

; ; ;
; - ALMACENAMIENTO.
; - LOCALIDAD DE MEMORIA.
; - CODIGO DE LA INSTRUCCION.

; DATOS DE MEMORIA :
; ;
; - ABSTRACCIONES SIMBOLICAS.
; - AREA DE ALMACENAMIENTO.

; PROCEDIMIENTO : SE REALIZA UNA OPERACION LOGICA ENTRE EL
; ; CONTENIDO DEL ACUMULADOR DE 8 BITS Y LA LOCALI-
; ; DAD DE MEMORIA DE 8 BITS.

; PARA DECIDIR LA OPERACION LOGICA PARA REALIZAR SE -
; ; ASIGNARA AL CODIGO DE LA INSTRUCCION.

; ; ;
; BIT 2 1 . OPERACION
; - 0 0 OR EXCLUSIVA
; - 0 1 OR
; - 1 0 AND

; SI EL BIT 0 DEL CODIGO DE LA INSTRUCCION ES UNO. -
; ; EL RESULTADO DE LA OPERACION LOGICA ENTRE EL ACUMU-
; ; LADOR Y LA LOCALIDAD DE MEMORIA, SERA ALMACENADO -
; ; EN UN ABSTRACTO TEMPORAL PARA NO AFECTAR EL CONTENI-
; ; DO DE DATOS :

; ; ;
; "TEN.P" <-- "R" OPERACION LOGICA "L".
; DE LO CONTRARIO EL ACUMULADOR SERA AFECTADO Y LA -
; ; LOCALIDAD BORRADA.

; ; ;
; "N" <-- "R" OPERACION LOGICA "L".
; LOS DATOS SON AFECTADOS DE LA SIGUIENTE FORMA :

; ; ;
; N = SE PONE SI EL RESULTADO ES NEGATIVO. DE LO CON-
; ; TRARIO BORRADA.

; ; ;
; Z = SE PONE SI EL RESULTADO ES CERO. DE LO CONTRA-
; ; RIO BORRADA.

; ; ;
; V = SIEMPRE LIMPIADA.

; ; C = 10 AFECTADA.

STXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXXX

; ; CARGADO A ALMACENADO DE 8 BITS [LDRTE].

; ; BLABORO : A.B.U.

Fecha : 27-VIII-82.

; ; OBJETIVO : VERIFICAR QUE SE EJECUTE UNA INSTRUCCION DE -
; ; CARGADO O ALMACENADO DE UN ACUMULADOR DE 8 BITS -
; ; CON UNA MEMORIA DE 8 BITS.

; ; DATOS DE ENTRADA :

; ; - ACUMULADOR.
; ; - MEMORIA.
; ; - CODIGO DE LA INSTRUCCION.

; ; DATOS DE SALIDA :

; ; - ACUMULADOR.
; ; - PC ACTUALIZADO.

; ; PROCEDIMIENTO : EL BIT ZERO IUS INDICARA SI SE DEBE REA-
; ; LIZAR UNA INSTRUCCION DE CARGADO O ALMACENADO :
; ; R' <-- "L" : SI SU VALOR ES CERO.
; ; DE LO CONTRARIO (BIT 0=1) SE INTERCAMBIARAN LAS DI-
; ; RECCIONES, ESTO ES :
; ; R' <-- "R" : LOS BITS 5 Y 4 DEL CODIGO DE LA INS-
; ; TRUCCION SERAN EVALUADOS ; SI TOLAN
; ; LOS VALORES DE 00 SE INDICARA QUE EL
; ; CODIGO NO HA DE DEFINIRLO Y SE DARA -
; ; POR TERMINADA LA ROTINA.
; ; LAS BANDERAS SON AFECTADAS DE LA SIGUIENTE FORMA :

H - NO AFECTADA.
K - SE PONE SI EL DATO TRANSFERIDO ES ABSOLUTO. ES
LO CONTRARIO BORRADA.
Z - SE PONE SI EL DATO TRANSFERIDO ES CERO. DE LO
CONTRARIO BORRADA.
V - SIGUIEN LLEFIADA.
C - NO AFECTADA.

W. E. B. DuBois, The Negro in America, 1903

; OPERACION # VII L-OP&VII-7.

ج. سلسلہ نامہ : ۴۰۵

PACHA : 30-VII-62.

**OBJETIVO : DECIDIR LA INSTRUCCION PARA ADJEC-
TIVOS.**

; DATOS DE ENTRADA :
; - ACUMULADOR.
; - LOCALIDAD DE MEMORIA.
; - CODIGO DE LA INSTRUCCION.

; DATOS DE SALIDA :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - FC ACTUALIZADO.

; PROCEDIMIENTO : AL BIT 0 DEL CODIGO DE LA INSTRUCCION -
; NOS INDICARA LA INSTRUCCION POR EJECUTAR :
; OPCODE : SI SU VALOR ES CERO.
; ADCADD : SI SU VALOR ES UNO.
; EN Siguiente SE LLAMA A LA RUTINA ALMACIDA.

DE LOS DE LA TRABA A LAS RUTINAS QUE EJECUTAN LA INSTRUCCION

; CICA ;

- ACUMULADOR .
- LOCALIDAD DE MEMORIA .
- CODIGO DE LA INSTRUCCION .

: DATOS DE SALIDA DE LAS RUTINAS QUE EJECUTAN LA INSTRUC -

• CJK •

- REGISTROS SIMULADOS.
- AREA DEL USUARIO.
- PG ACTUALIZADO.

Journal of Health Politics, Policy and Law, Vol. 35, No. 4, December 2010
DOI 10.1215/03616878-35-4 © 2010 by The University of Chicago

; SUB A DE 8 BITS CON C SIN CARRY / ADCADD T.

: ELABORO : *a, H.*

FECHA : 30-VIII-88.

*; OBJETIVO : SUMAR EL CONTENIDO DE UNA LOCALIDAD DE LENO -
; RIA DE 8 ALTAS A UN ACUMULADOR.*

• *Die Tiere des Dichters und Trauerspiels* •

- ACUMULADOR.
- LOCALIDAD DE ALMACENAJE.
- CODIGO DE LA INSTRUCCION.

; PROCEDIMIENTO : SE SUMAN LOS CONTENIDOS DEL ACUMULADOR
; Y LA MEMORIA Y EL RESULTADO SERA CARGADO EN EL RIS
; NO ACUMULADOR, ESTO ES :
; $R' \leftarrow R + M$.
; EN SEGUIDA EL BIT 1 DEL CODIGO DE LA INSTRUCCION
; SE PRUEBA. SI ES CERO EL CONTENIDO DE LA BANDERA -

; DE CARRY SEÑAL GENERADO AL ACCUMULATOR RECIBEN UTILIZA-
; DO, ENTRE LOS :
; R' <--- "N" + C (Suma).
; DE LO CONTRARIO SE DAÑA POC TANICA EN ESTA RUTINA.
; LAS DARDANAS SON ARROJADAS EN LA SIGUIENTE FORMA :
; H - SE PONE SI UN CARRY INTERRUMPE EL GENERADO. DE
; LO CONTRARIO SUMADA.
; N - SE PONE SI EL RESULTADO ES NEGATIVO. DE LO CON-
; TRARIO SUMADA.
; L - SE PONE SI EL RESULTADO ES CERO. DE LO CONTRA-
; RIO SUMADA.
; V - SE PONE SI UN SOBRE FLUJO ES GENERADO. DE LO -
; CONTRARIO SUMADA.
; C - SE PONE SI UN CARRY ES GENERADO. DE LO CONTRA-
; RIO SUMADA.

||||||||||||||||||||||||||||||||||||||||||||||||||||||||

; SUBSECCION A PASOS [SUBPAS].

; USUARIO : A.B.R.

MESHA : 30-VIII-82.

; OBJETIVO : SUBSISTIR A PASOS EL PROGRAMA SIMULADO.

; DATOS DE ENTRADA :
; - BUFFER.
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.

; DATOS DE SALIDA :
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.

; PROCEDIMIENTO : CON ALGUNA DE LAS RETINA DE UTILERIA "OS-
; TES" SE DIBAJA CUANTAS INSTRUCCIONES SE VAN A EJE-
; CUTAR (INSTRUCCION POR INSTRUCCION) CON EL CONSE-
; GUENTE DESPLIEGO DE ACTIVACION.

; DATOS DE ENTRADA A LA RUTINA DE "INEST":
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.

; DATOS DE SALIDA DE LA RUTINA "MAIN".
; - REGISTROS SIMULADOS.
; - AREA DEL USUARIO.
; - PC ACTUALIZADO.

; DATOS DE ENTRADA A LA RUTINA DE DESPLIEGUE DE PASOS "DES"
; PDU" :
;
; - REGISTROS SIMULADOS.
;
; - AREA DEL USUARIO.

; DATOS DE SALIDA DE LA AUTOMA DE DESPLIEGUE DE PASOS "DES
; PAS" :
; - REGLISTROS SIMULADOS.
; - LOCALIZACION DE LA UNIDAD.

: DESPLIEGUE DE PASOS / DESPAS 7.

: ALABORO : A.R.H. *FECHA : 31-VIII-82.*

OBJETIVO : MOSTRAR AL CONSEJERO DE LOS REGISTROS Y SAI-
DAS PUESTAS, DESPUES DE HABER EJECUTADO UN BLO-

; QUE DE INSTRUCCIONES.

; DATOS DE ENTRADA :

- ; - REGISTROS SIMULADOS.
- ; - AREA DEL BILARIO.

; DATOS DE SALIDA :

- ; - REGISTROS SIMULADOS.
- ; - BANDERAS HABILITADAS.

; PROCEDIMIENTO : DESPUES DE HABER EJECUTADO UN BLOQUE DE
; INSTRUCCIONES (UNA INSTRUCCION O LAS) SE REALIZARA
; UN DESPLIEGUE DEL CONTENIDO DE TODOS LOS REGISTROS
; SE INDICARAN ADemas LAS BANDERAS QUE SE ENCUENTRAN
; HABILITADAS. EL CONTENIDO DE CADA REGISTRO SE MOSTRA-
; RA EN SU REPRESENTACION ASCII (HEXADECIMAL).

; DATOS DE ENTRADA A LA RUTINA QUE CONVIERTEN UN VALOR BINARIO EN UN VALOR ASCII (HEXADECIMAL) "ASCII" :

- ; - VALOR BINARIO DEL CONTENIDO DEL REGISTRO.

; DATOS DE SALIDA DE LA RUTINA "ASCII" :

- ; - VALOR ASCII (HEXADECIMAL).

//////////

; CONVERSIÓN DE UN NÚMERO BÍNARIO A SU REPRESENTACIÓN ASCII EN HEXADECIMAL [ASCII].

; ELABORÓ : A.E.H.

FECHA : 2-XII-82.

; OBJETIVO : CONVERTIR UN NÚMERO BÍNARIO A SU ASCII.

Notes on the literature

- VALOR BIRAKJO.

جامعة الملك عبد الله

= *colon ASCII (hex 0D41414C)*:

• PROCEDIMIENTO : AL VALOR EN CODIGO ASCII SERA OBTENIDO -
• EN LOS ESTADOS.

EL PRIMER VALOR SE OBTENDRA AL MULTIPLICAR EL VALOR BINARIO POR 16 Y REALIZAR UNA (AND) OPERACION LOGICA ENTRE ESTE VALOR Y OFF.

SI ESTA VALOR ES IGUAL A IGUAL QUE S, ENTonces SE
LA SUSTITUYE AL ASCI DEL TERCER CERO.

DE LOS CONTRAHENTES, SI SE SUSTENTA EL ASOCIO DE "X" Y SE
LA SOSTENDRA EN TOS.

EN SEGUNDO VALOR SE ENCONTRARA REALIZADO UNA OPERACION LOGICA (AND) ENTRE EL VALOR BINARIO Y EL VALOR DEP.

LABORC : A.D.T.

FECHA : 31-VIII-82.

OBJETIVO : DECIDIR SI SE ESTIMAN AL CONTENIDO DE LOS RE⁴
SISTAS SIMULADOS O DE LAS LOCALIDADES DE MEMORIA.

Digitized by srujanika@gmail.com

i = *UXF246*

- 1766 DCL USUARIO.

Digitized by srujanika@gmail.com

— 93542700 2744243 —

- 4544 204 054 470.

; PROCEDIMIENTO : CON AYUDA DE LA RUTINA DE UTILERIA "OB-
; TES" SE CASE SI SE TRATA DE UN DESPLIEGUE DE REGI-
; TROS O DE LOCALIDADES DE ALACION. SI SE TRATA DE -
; REGISTROS SE EJECUTA LA RUTINA "DESREG". EN CASO -
; DE TRATARSE DE UN DESPLIEGUE DE LOCALIDADES DE RE-
; ALACION, SE EJECUTARA LA RUTINA "INIFIE".

: ATOS DAS AUTOMÓVEIS E INDUSTRIAS "COSTA"

وَالْمُؤْمِنُاتُ -

: DATOS DE SALIDA DE LA AUTORIDAD "GBTUR":

$$i = \text{bias} T_{\text{abs}}$$

Wetos Da mita'nd i ka gytta' "yabu'zi"

$$= \langle \tilde{g} \tilde{S}(t) \tilde{f}(\tilde{x})^T \tilde{C}(t) \tilde{W}_1 - \tilde{W}_2 T_{\tilde{A}}^{\dagger} U(t) \tilde{U}(t) \tilde{W}_2 \rangle.$$

i = 0.6758

i = *CASSETTE*

ESTOS SON LOS DATOS DE LA RUTINA "DSEGREG".

REGISTROS SÍMULADOS.

DATES AND AUTOMATION IN ROUTINE "LIFELIN"

i = *buffer*,

ESTADOS DE SALIDA DE LA AUTINA "LAIFIN".

= DIRECCION DE INICIO.

= DISSECTION OF THE FIG.

W. E. B. DuBois, 1868-1963

; OBTENCION DE DIRECCIONES DE INICIO Y FIN DE LOCALIDADES.

; ALIBORO : A.A.H. FECHA : 2-IX-62.

; OBJETIVO : OBTENER LAS DIRECCIONES DE INICIO Y FIN DE LAS LOCALIDADES POR LOCALIZAR.

; DATOS DE ENTRADA :

; - BUFFER.

; DATOS DE SALIDA :

; - DIRECCION DE INICIO.

; - DIRECCION DE FIN.

; PROCEDIMIENTO : CON LA AyUDA DE LA RUTINA "OBTDIR" SE OB-
Tiene UNA DIRECCION. ESTA DIRECCION PUEDE SER DE -
INICIO O DE FIN.

; DATOS DE ENTRADA A LA RUTINA "OBTDIR" :

; - BUFFER.

; DATOS DE SALIDA DE LA RUTINA "OBTDIR" :

; - DIRECCION DE UNA LOCALIDAD DE MEMORIA.

; DATOS DE ENTRADA A LA RUTINA "OBTERN" :

; - BUFFER.

; DATOS DE SALIDA DE LA RUTINA "OBTERN" :

; - CARACTER.

; DATOS DE ENTRADA A LA RUTINA PARA DESPLIEGUE DE MEMORIA

; - "DESLOC" :

; - DIRECCION DE INICIO.

- DIRECCION DE FIR.
- AREA DEL USUARIO.

; DATOS DE SALIDA DE LA RUTINA "DESLLOC":
; - CONTENIDO DE UNA ZONA DE MEMORIA.

VALOR O CARACTER (TÁVOLA 7).

ELABORO : A.E.H. *FACHA : 6-XII-62.*

OBJETIVO : INDICAR QUÉ NO EXISTE EL REGISTRO PEDIDO.

; DATOS DE ENTRADA :

; DATOS DE SALIDA :
; - INDICACION EN EL VIDEO.

; PROCEDIMIENTO : AL SER LLAMADA ESTA RUTINA SE INDICARA -
; EN EL VIDEO QUE EL REGISTRO PEDIDO NO EXISTE EN EL
; MICROPROCESADOR MC6809 CON EL SIGUIENTE MENSAJE :
; "REGISTRO DESCONOCIDO".

DEUTSCHE REGISTRALTE DENKAG.

LABORC : A.A.H. PACHA : 6-III-82.

; OBJETIVO : REALIZAR UN DESARROLLO DEL CONTENIDO DEL RE-
; GISTRO ESTABILICADO.

; DATOS DE ENTRADA :

- ; - REGISTROS SIMULADOS.
- ; - BUFFER.

; DATOS DE SALIDA :

- ; - CONTENIDO DEL REGISTRO ESTABILICADO.

; PROCEDIMIENTO : SE REALIZARA SI DESARROLLO DE LOS CONTE-
; NIDOS DE UNO O TECOS DE LOS REGISTROS DEL MICROACCES-
; SADOR A LOS QUE, EN VALOR ASCII.

; EN CASO DE NO EXISTIR SI REGISTRO SE INDICARE "RE-
; GISTRO DESCONOCIDO".

; DATOS DE ENTRADA A LA RUTINA "COPIA" :

- ; - BUFFER.

; DATOS DE SALIDA DE LA RUTINA "COPIA" :

- ; - CANASTER.

; DATOS DE ENTRADA A LA RUTINA "ASCII" :

- ; - VALOR BINARIO DEL CONTENIDO DE UN REGISTRO.

; DATOS DE SALIDA DE LA RUTINA "ASCII" :

- ; - VALOR ASCII (BINARIODECIMAL).

; DATOS DE ENTRADA A LA RUTINA "DESPAS" :

- ; - REGISTROS SIMULADOS.
- ; - ANAE DEL USUARIO.

; DATOS DE SALIDA DE LA RUTINA "DESPAS" :

- *الطباطبائيات* - *كتاب العروس* - *كتاب العروس*

- BANDEADO E ABLITAÇÃO.

ESTADOS UNIDOS EN FAVOR DE LA AUTORIDAD "MULCAHÉ".

i = *Alexander.*

i DATOS DE SALIDA DE LA RUTINA "BULO"

- INDICACION DE "REGISTRO DESCONOCIDO"

DESEPLIEGUE DE LOCALIDAD / DESLOC 7.

: $\delta LABO_{40}$: $A = \delta \cdot H$.

F3CH4 : 6-IX-82.

USUARIO : -ESTRUCTURA AL SISTEMA DE UNA ZONA DE ASTORIA.

1920 Dec 21 T-100

- 4384 DULUSARIO.

- DIRECCION DE INICIO.

- DISCUSSION DE FIN -

DATA'S DÍA VÁLIDA :

- GUTEN TAG DER UND ZEIT DER ABENDS.

PROCEDIMIENTO: SE MOSTRARÁ EL CONTENIDO DE LAS ZONAS DE

MEMORIA CONTENIDAS POR LAS DIRECCIONES DE INICIO Y

FIG. 53. VALOR ASCII.

; DATOS DE ENTRADA A LA RUTINA "ASCII":

- VALOR BINARIO.

; DATOS DE SALIDA DE LA RUTINA "ASCII":

$$= \mathcal{V}_{\text{dilat}}(g) \exp\left(\frac{i}{\hbar} \int_{\partial M} \omega \wedge d\theta + \frac{i}{\hbar} \int_M \omega \wedge d\theta \right).$$

• [View Profile](#) / [Edit Profile](#)

Introduction

SEARCHED : 10-217-22.

; OBSEVATO : DECIDIR SI SE REALIZARA UNA SUSTITUCION DE VA-
; LORES EN LOS REGISTROS O EN LAS LOCALIDADES DE ME-
; JORA.

DATA AND METHODS

- REGISTROS SIMULADOS.
- AREA DEL CONTARIC.
- CURVAS.

؛ هنرگذاری و نویسندگان

- *ACADEMIA ST. LUDVICO.*
- *ACADEMIA VENETARIA.*

; PROCEDIMIENTO : CON AYUDA DE LA RUTINA DE UTILERIA "OB-
; TBL" SE SABRA SI SE DEBES REALIZAR UNA SUSTITUCION
; EN LOS REGISTROS O EN LAS LOCALIDADES DE MEMORIA.
; SI SE TRATA DE UNA SUSTITUCION EN LAS LOCALIDADES
; DE MEMORIA SE LLAMARA A LA RUTINA "SUSLOC". EN CA-
; SO DE TRATARSE DE UNA SUSTITUCION EN LOS REGISTROS
; SE LLAMARA A LA RUTINA "SUSREG".

DAJOS DE ENTRADA A LA JUSTICIA "COTAN"

$\vdash \neg B \wedge C' \wedge D' \wedge \neg A$

DATOS DE SALIDA DE LA RUTINA "GETBH":

i - CHARACTER.

• DATOS DE ENTRADA A LA RUTINA "SUSLOC" •

; - DURFEE.

- ARREGLOS AL USUARIO.

; DATOS DE SALIDA DE LA RUTINA "SUSLOC" :

- LOCALIDAD DE MEMORIA CON EL VALOR Deseado.

; DATOS DE ENTRADA A LA RUTINA "SUSREG";

- REGISTROS SIEULADOS.

— DÜFFER.

; DATOS DE SALIDA DE LA RUTINA "SUSREG";

- REGISTROS SIMULADOS CON EL VALOR DESEADO.

Journal of Health Politics, Policy and Law, Vol. 35, No. 4, December 2010
DOI 10.1215/03616878-35-4 © 2010 by The University of Chicago

SUSTITUCION EN LOCALIDAD DE ELEORIA [SUSLOC_7].

; ALABAMA : A.B.H.

FECHA : 10-III-82.

OBJETIVO : MODIFICAR EL CONTENIDO DE UNA DETERMINADA LOCALIDAD DE LA CALIDAD DE LA ELECTRICIDAD.

: DATOS DE ALTRADA :

- AREA DEL USUARIO.

i = *BUR'ER'SH.*

• 16780 10-204396 •

= LOCALIZAÇÃO DA LITERATURA.

; PROCEDIMIENTO : CON AYUDA DE LA RUTINA "OETDIR" SE SABRA
; LA DIRECCION DE LA LOCALIDAD POR AFECTAR. EN SEGUI-
; DA SE REALIZARA UN DESPLIEGUE DE LA DIRECCION DE -
; ESTA LOCALIDAD, SU VALOR Y SU ASCII; ESPERANDO EL
; NUEVO VALOR DESHECHO. SI SE OFRECE UN 'CR' SE LE SE-
; LARA UNA UNIDAD A LA DIRECCION DE INICIO, PUDIENDO
; AFECTAR EL CONTENIDO DE ESTA NUEVA DIRECCION. CON
; UN '/' SE PODRA SALIR ESTA RUTINA.
;
; SI SE DA UN CARACTER ERRONEO SE INDICARA EN EL VI-
; DEO.

; DATOS DE ENTRADA A LA RUTINA "OETDIR" :
; - BUFFER.

; DATOS DE SALIDA DE LA RUTINA "OETDIR" :
; - DIRECCION.

; DATOS DE ENTRADA A LA RUTINA "OETEN" :
; - BUFFER.

; DATOS DE SALIDA DE LA RUTINA "OETEN" :
; - CARACTER.

; DATOS DE ENTRADA A LA RUTINA "ASCII" :
; - VALOR BINARIO.

; DATOS DE SALIDA DE LA RUTINA "ASCII" :
; - VALOR ASCII (HEXADECIMAL).

; DATOS DE ENTRADA A LA RUTINA "ERROR" :
; - ..TALGOZO.

; DATOS DE SALIDA DE LA RUTINA "ERROR" :

- INDICATIONS ET MÉTHODES.

BARRER BH GUNAEC / BARRER T.

Digitized by srujanika@gmail.com

FECHA : 14-III-82.

; USUATIVO : INDICAR QUE EXISTE UN ERROR.

Digitized by srujanika@gmail.com

i = *INTERC.*

; DATOS DE VALIDA :

- INDICACION EN EL VIDEO.

; PROCEDIMIENTO : AL VESTIR LLAMADA SOTA RUTINA, SE INDICARA

EN EL VIDEO QUE EXISTE UN ERROR EN EL COMANDO CORRESPONDIENTE.

EL MENSAJE "AMOR AL CERADO".

SUBSTITUTION IN REGISTRATION [Subsec. 7.]

ISLANDS : A.D. II.

FECHA : 10-III-82.

OBJETIVO : MODIFICAR EL CONTENIDO DE UN REGISTRO.

S U A T O S D E E N T R A D A :

- REGISTROS SIMULADOS.

- ۲۷۸ -

; DATOS DE SALIDA :

; - REGISTROS SIMULADOS.

; PROCEDIMIENTO : CON LA AYUDA DE LA RUTINA "OBTER" SE SABRA

; QUE REGISTRO SE QUIERA AFECTAR.

; SE MOSTRARÁ EL REGISTRO POR AFECTAR, SU DATO Y SU

; ASCII Y SE ESPERARA SU NUEVO VALOR.

; DATOS DE ENTRADA A LA RUTINA "OBTER" :

; - BUFFER.

; DATOS DE SALIDA DE LA RUTINA "OBTER" :

; - CARACTER.

; DATOS DE ENTRADA A LA RUTINA "ASCII" :

; - VALOR BINARIO.

; DATOS DE SALIDA DE LA RUTINA "ASCII" :

; - VALOR ASCII (HEXADECIMAL)

; DATOS DE ENTRADA A LA RUTINA "NULL" :

; - NINGUNO.

; DATOS DE SALIDA DE LA RUTINA "NULL" :

; - INDICACION EN EL VIDEO "REGISTRO DESCONOCIDO".

; DATOS DE ENTRADA A LA RUTINA "ERROR" :

; - NINGUNO.

; DATOS DE SALIDA DE LA RUTINA "ERROR" :

; - INDICACION EN EL VIDEO "ENCR EN COLOCANDO".

||||||||||||||||||||||||||||||||||||||||||||||||||||

; RUTINA DE UTILERIA "OSTER" [OSTER].

; BLADURU : A.D.H.

FBCEA : 15-IX-82.

OBJETIVO : OBTENER UN CARÁCTER DEL BUFFER.

: STATUS DE ACTUADE :

i = *SUPERB*.

DATOS DE SALIDA :

— 論語卷第十一

EQUUS LEBETUS : NO TUMA EIN GÄGELTANZ INDIGADO EGY EL AEGU

TABLE 1A. MAGNETIC FIELD ENERGY X 10⁻⁴ IN GEGENBAUER UNITS FOR 6-

ELABORATION

[View Details](#) | [Edit](#) | [Delete](#)

— 192 —

CAPITULO 5

PSEUDO-CODIGO

Y

CODIGO

; PSEUDO-CODIGO

7/IX/82

(PPRIN)

; Inicio

- ; 1.- Ejecuta Inicializa registros
- ; 2.- Ejecuta Lee nombre de registros
- ; 3.- Ejecuta "DISCO"
- ; 4.- Fin := Falso
- ; 5.- Repite
 - ; A.- Ejecuta "BITTER"
 - ; B.- Ejecuta "C-TEM"
 - ; C.- Clasifica comando entre
 - ; 1.- "E" ejecuta "EJECOM"
 - ; 2.- "I" ejecuta "EJEPAS"
 - ; 3.- ":" ejecuta "DESP"
 - ; 4.- "S" ejecuta "SUST"
 - ; 5.- "F" Fin := Verdadero
 - ; 6.- Otros ejecuta "ERROR"
 - ; 6.- Marca Fin := Verdadero
- ; Fin

;

; CODIGO

17/XII/82

(PPRIN)

FIN	:	DS 1	;	1.-
ACCD	:	DS 2		
ACCB	:	DS 1		
ACCA	:	DS 1		
RIX	:	DB 00,00		
RLY	:	DB 00,00		
RSP	:	DB 00,00		
US	:	DB 00,00		
RPC	:	DB 00,00		

CC : DB 00
DP : DB ZF
PPRIN : CALL BUFFER ; 2.-
CALL OUTEN ; 3.-
LD A,Ø ; 4.-
LD (FIN),A
PRIN5 : · ; 5.-
CALL BUFFER ; 5.A.-
CALL OUTEN ; 5.B.-
CP A,'E' ; 5.C.-
JP NZ,PRINC2
CALL EJECTON ; 5.C.1.-
JP PRIN6
PRINC2: CP A,'I'
JP NZ,PRINC3
CALL IINST ; 5.C.2.-
JP PRIN6
PRINC3: CP A,'U'
JP NZ,PRINC4
CALL DESP ; 5.C.3.-
JP PRIN6
PRINC4: CP A,'S'
JP NZ,PRINC5
CALL SUST ; 5.C.4.-
JP PRIN6
PRINC5: CP A,'F'
JP NZ,PRINC6
LD A,ØFH ; 5.C.5.-
LD (FIN),A
JP PRIN6
PRINC6: CALL ERROR ; 5.C.6.-
PRIN6 : LD A,(FIN) ; 6.-
CP Ø

JP Z,PKINS
RET

;;;;;;;;;;;;;;;;;;;

; PSEUDO-CODIGO 8/IX/82
; (DISCO)

; Inicio
; 1.- Es abierto el archivo correspondiente
; 2.- Mientras no es leido todo, ejecuta :
; A.- Lee bloque
; B.- Relocaliza bloque
; Fin

;;;;;
; CODIGO 17/I/83
; (DISCO)

CDOS : EQU 5
ABRIR : EQU 15
LEERD : EQU 20
CERRAR: EQU 16
BUFSIS: EQU 80
ARCHI :
DISEL: DS 1
NOMERE: DS 7
EXT : DS 3
ENT : DS 1

OTROS : DS 20

DISCO : LD A,⁰; 1.-
LD (DISSSEL),A ; Disco corriente (⁰)
LD (ENT),A
LD A,⁰2EH
LD HL,NOMBRE
LD B,19 ; Llenar con blancos
; los espacios a la
derecha

REPL : LD (HL),A
INC HL
DJNZ, REPL
LD IX,AP,INI
LD A,⁰3AH ; Disco corriente (⁰)
CP A,(IX + 1)
JP NZ,OTRO
LD A,(IX) ; Disco "A" (1)
CP A,⁰41H
JP NZ,OTRO1
LD A,1
JP OTRO2

OTRO1 : CP A,⁰42H ; Disco "B" (2)
JP NZ,OTRO
LD A,2

OTRO2 : LD (DISSSEL),A
INC IX
INC IX

OTRO : LD HL,NOMBRE
LD B,8
LD C,⁰2EH ; Nombre de archivo

LOOP : LD A,(IX)
CP A,C
JP Z,SAL
LD (HL),A

	INC	IX	
	INC	HL	
	DNZ,	LOOP	
	JP	LEER	
SAL :	LD	B,3	; Extensión 3 Bytes
	LD	HL,EXT	
	LD	C,0%DH	
LOOP1 :	LD	A,(IX)	
	CP	A,C	
	JP	Z,LEER	
	LD	(HL),A	
	INC	IX	
	INC	HL	
	DNZ,	LOOP1	
LEER :	LD	C,ABRIR	
	LD	DE,ARCHIVO	
	CALL	CDOS	
	CP	A,-1	
	JP	Z,ERROR	; Archivo no encontrar
	LD	DE,USUARI	
LOOP2 :	PUSH	DE	; 2.-
	LD	C,LEERD	; 2.A.-
	LD	DE,ARCHI	
	CALL	CDOS	
	POP	DE	
	LD	HL,WPSIS	
	LD	BC,30H	
	OR	A,A	; Borra carry
	LD	HL,UJJ	; Si DE = UJJ ,error
	SBC	HL,DE	
	JP	C,ERROR	
	SBC	HL,BC	; Si BC=0 -- Fin
	JP	C,ERROR	
	LDJR		

```

CP      A,Ø
JP      Z,LOOP2
CP      A,2
JP      Z,ERROR
LD      C,CERRAR
LD      DE,ARCHI ; 2.B.-
CALL    CDOS
RET

```

PSEUDO-CÓDIGO

10/DX/82

(BUFFER)

Inicio

- 1.- Apuntador Inicio = Inicio Buffer
 - 2.- Apuntador Fin = Inicio Puffer
 - 3.- Fin = Falso (etiqueta FIN4)
 - 4.- Repite
 - A.- Lee caracter de consola
 - B.- Si caracter = "DELET"
 - 1.- Entonces: Si Ap. Fin > Ap. Inicio, entonces:
 - A.- Ap. Fin = Ap. Fin - 1
 - B.- Borra caracter de consola
 - 2.- De lo contrario:
 - A.- Buffer (Ap. Fin) := caracter
 - B.- Apuntador Fin := Ap. Fin + 1
 - C.- Si Ap. Fin > Tope Buffer
 - 1.- Entonces Fin = Verdadero
 - D.- Si caracter = "CR"
 - 1.- Entonces Fin = Verdadero
 - 5.- Hasta Fin = Verdadero

Fin

CODIGO

4/I/83

(BUFFER)

USUARI: DS 5
LEEC : EQU 1
ESCC : EQU 2
AP.INI: DS 2
AP.FIN: DS 2
BUFF : DS 20
FIN4 : DS 1
BUFFER: LD DE,BUFF ; 1.-
LD (AP.INI),DE
LD (AP.FIN),DE ; 2.-
LD A,0' ; 3.-
LD (FIN4),A
BUFF4 : ; 4.-
LD C,LEEC ; 4.A.- El caracter
CALL CDOS ; queda en el re-
; gistro "A". del
; microproces.
CP A,07FH ; 4.B.-
JP NZ,BUFF.2
LD HL,(AP.FIN) ; 4.B.1.-
LD DE,(AP.INI)
OR A,A ; Borra carry
SBC HL,DE
JP Z,BUFF5
LD HL,(AP.FIN) ; 4.B.1.A.-
DEC HL
LD (AP.FIN),HL
LD C,ESCC ; 4.B.1.B.-
LD E,008H ; espacio atras
CALL CDOS

```
        JP      BUFF5
BUFF2: LD      HL,(AP.FIN) ; 4.B.2.-.
        LD      (HL),A    ; 4.B.2.A.-.
        INC     HL       ; 4.B.2.B.-.
        LD      (AP.FIN),HL
        LD      DE,BUFF + 20 ; 4.B.2.C.-.
        OR      A,A       ; Limpia carry.
        SBC     HL,DE
        JP      NZ,BUFF2.D
        LD      A,0FFH
        LD      (FIN4),A
BUFF2.D: CP      A,07DH ; 4.B.2.D.-.
        JP      NZ,BUFF5
        LD      A,0FFH
        LD      (FIN4),A
        LD      A,(FIN4) ; 5.-.
        CP      F
        JP      Z,BUFF4
        RET
```

:::::::::::::::::::::::::::::::::::
PSEUDO-CODIGO 10/IX/82
(EJECOM)

Inicio

- 1.- Ejecuta "OBTOP"
- 2.- Contador de Programa := Inicio
- 3.- Repite
- A.- Ejecuta "TEST"
- 4.- Hasta RPC = Tope 1 6 RPC = Tope 2 6 RPC = Tope 3

Fin

— 201 —

; CODIGO
;

6/I/83

(EJECOM)

EJECOM: CALL OCTOP ; 1.-
LD HL,(INICIO) ; 2.-
LD (RPC),HL .
REP :
CALL TIMST ; 3.A.-
LD DE,(RPC) ; 4.-
LD HL,(FIN1)
OR A
SEC HL,DE
RET Z
LD HL,(FIN2)
OR A
SEC HL,DE
RET Z
LD HL,(FIN3)
OR A
SEC HL,DE
RET Z
JP REP

;:::::::::::::::::::
;
; PSEUDO-CODIGO
;
; (OCTOP)
;

13/IX/82

; Inicio
; 1.- Inicio = RPC
; 2.- FIN1 = Ultima localidad del usuario
; 3.- FIN2 = FIN1
; 4.- FIN3 = FIN1

; 5.- Obten caracter
; 6.- Si caracter = "/" , entonces:
; A.- Obten dirección
; B.- Inicio = Dirección
; C.- Obten caracter
; D.- Si caracter = ";" , entonces caracter = ","
; 7.- Clasifica caracter entre:
; A.- "," entonces ejecuta lo siguiente:
; 1.- Fin = Falso
; 2.- Contador = Ø
; 3.- Repite
; A.- Obten dirección
; B.- Fin (contador) = Dirección
; C.- Obten caracter
; D.- Contador = Contador + 2
; E.- Clasifica caracter entre:
; 1.- "," si contador = 6 , entonces:
; A.- Ejecuta ERROR
; B.- Fin := Verdadero
; 2.- "CR" ; Fin := Verdadero
; 3.- Otros ; Ejecuta lo siguiente:
; A.- ERROR
; B.- Fin := Verdadero
; 4.- Hasta Fin := Verdadero
; B.- "CR" ; Salirse de rutina
; C.- Otros : Ejecuta ERROR
; Fin
;
;
; CODIGO 7/1/83
; (OBTCP)

PIN1 : DS 2

PIN2 : DS ?

FIN3 : DS 2
INICIO: DS 2
FIUTOP: DS 1
OBTOP : LD HL, (RPC) ; 1.-
LD (INICIO), HL
LD DE, UIM ; 2.-
LD (FIN1), DE
LD (FIN2), DE ; 3.-
LD (FIN3), DE ; 4.-
CALL OBTEM ; 5.-
CP A, #2FH ; 6.-
JP NZ, PAS07
CALL OBTDIR ; 6.A.-
LD HL, (DIR) ; 6.B.-
LD (INICIO), HL
CALL OBTEM ; 6.C.-
CP A, #3BH ; 6.D.-
JP NZ, PAS07
LD A, #2CH
PAS07 : ; 7.-
CP A, #2CH ; 7.A.-
JP NZ, PAS07B
LD A, # ; 7.A.1.-
LD (FIUTOP), A
LD BC, # ; 7.A.2.-
REP3 : ; 7.A.3.-
CALL OBTDIR ; 7.A.3.A.-
LD HL, (FIN1) ; 7.A.3.B.-
ADD HL, BC
LD DE, (DIR)
LD (HL), E
INC (HL)
LD (HL), D

CALL OBTEM ; 7.A.3.C.-
INC C ; 7.A.3.D.-
INC C
CP A,02CH ; 7.A.3.E.1.-
JP NZ,PASOE2
LD A,C
CP A,6
JP NZ,REP3
CALL ERROR ; 7.A.3.E.1.A.-
LD A,1 ; 7.A.3.E.1.B.-
LD (FINTOP),A
JP PASO4
PASOE2: CP A,00DH ; 7.A.3.E.2.-
JP NZ,PASOE3
LD A,1
LD (FINTOP),A
JP PASO4
PASOE3: ; 7.A.3.E.3.-
CALL ERROR ; 7.A.3.E.3.A.-
LD A,1 ; 7.A.3.E.3.B.-
LD (FINTOP),A
PASO4 : LD C,A ; 7.A.4.-
LD A,(FINTOP)
LD B,A
LD A,C
CP A,B
JP NZ,REP3
RET
PASO7B: CP A,0DH ; 7.B.-
JP NZ,ERROR ; 7.C.-
RET

:::::::::::::::::::::::::::::::::::

```

DIR : DS 2

OBTDIR: LD      A,0             ; 1.-
          LD      (FIN),A
          LD      HL,0             ; 2.-
OBTD3 :                               ; 3.-
          CALL   CBTEN           ; 3.A.-
          CP      A,30H
          JP      M,OD3B2
          CP      A,3AH
          JP      P,OBTD3A
          SUB   A,30H
          JP      OD3B1
OBTD3A: CP      A,41H
          JP      M,OD3B2
          CP      A,47H

```

	JP	P,OPT2	
	SUB	A,37H	
CD3E1 :	ADD	HL,HL	; 3.B.1.-
	ADD	HL,HL	
	ADD	HL,HL	
	ADD	HL,HL	
	LD	E,A	
	LD	D,0	
	ADD	HL,DE	
	JP	OPTD4	
CD3E2 :	LD	(DIR),HL	; 3.B.2.-
	LD	A,0FFH	
	LD	(FIN),A	
	RET		
OPTD4 :	LD	A,H	; 4.-
	AND	A,0F0H	
	JP	Z,OPTD3	
	LD	(DIR),HL	
	RET		

;;;

; PSEUDO-CODIGO

14/IX/82

; (C3TEW)

; Inicio

; 1.- Si el apuntador de inicio <> 6 < el Ap. de fin

; A.- Entonces; Ejecuta lo siguiente:

; 1.- Caracter = Buffer (Ap. de Inicio)

; 2.- Ap. de Inicio = Ap. de Inicio + 1

; B.- De lo contrario; Caracter = "?"

; Fin

;;;;;;;;;;;;;;;;;;;

; CODIGO
;

12/I/83

(OBTEN)

OBTEN : LD HL,(AP.INI) ; 1.-
LD DE,(AP.FIN)
OR A
SBC HL,DE
JP NC,PASOLB
LD HL,(AP.INI)
LD A,(HL) ; 1.A.-
INC HL
LD (AP.INI),HL
RET
PASOLB: LD A,'?' ; 1.B.-
RET

;:::::::::::;
; PSEUDO-CODIGO
;

17/IX/82

(IINST)

; Inicio

; 1.- Código de la instrucción = Memoria (RPC)
; 2.- RPC = RPC + 1
; 3.- NODEF = Falso
; 4.- Clasifica el código de la instrucción entre:
; A.- 0000XXXX , 01XXXXXX : Ejecuta "GRUPO0"
; B.- 0001XXXX : Ejecuta "GRUPO1"
; C.- 0010XXXX : Ejecuta "GRUPO2"
; D.- 0011XXXX : Ejecuta "GRUPO3"
; E.- 1XXX1XXX , 1XXX0011 : Ejecuta "GRUPO4"
; F.- Otros : Ejecuta "GRUPO5"

; Fin

;

CÓDIGO

4/III/83

(INST)

CODINS:	DS 1		
CNODEF:	DS 1		
IINST:	LD DE,(RPC)	; 1.-	
	LD A,(DE)	; Codigo en el reg.	
	LD (CODINS),A	; y en CODINS .	
	INC DE	; 2.-	
	LD (RPC),DE		
	LD B, \emptyset	; 3.-	
	LD (CNODEF),B		
	BIT 7,A	; 4.-	
	JP NZ,II4E	; 4.A.-	
	BIT 6,A		
	JP NZ,GRUPO \emptyset		
	BIT 5,A		
	JP NZ,II4C		
	BIT 4,A		
	JP Z,GRUPO \emptyset		
	JP GRUPO1	; 4.B.-	
II4C :	BIT 4,A		
	JP Z,GRUPO2	; 4.C.-	
	JP GRUPO3	; 4.D.-	
II4E :	BIT 3,A	; 4.E.- y 4.F.-	
	JP Z,II4F		
	BIT 2,A		
	JP Z,GRUPO5		
	JP GRUPO4		
II4F :	BIT 2,A		
	JP NZ,GRUPO5		
	BIT 1,A		
	JP Z,GRUPO5		
	BIT \emptyset ,A		
	JP Z,GRUPO5		
	JP GRUPO4		

; PSEUDO-CODIGO

20/IX/82

; (GRUPO \emptyset)

; Inicio

; 1.- Clasifica codijo de inst. entre (direcccionamientos)

; A.- 0000XXXX : Ejecuta "DIRECT"

; B.- 0100XXXX : Ejecuta "ACA"

; C.- 0101XXXX : Ejecuta "ACB"

; D.- 0110XXXX : Ejecuta "INDEX"

; E.- 0111XXXX : Ejecuta "EXTEN"

; 2.- Si CNODEF = FALSO , Entonces:

; A.- Clasifica el Cod. de Inst. entre (instrucción)

; 1.- XXXX0000 : Ejecuta "NEG"

; 2.- XXXX0011 : Ejecuta "COM"

; 3.- XXXX0100 : Ejecuta "LSR"

; 4.- XXXX0110 : Ejecuta "ROR"

; 5.- XXXX0111 : Ejecuta "ASR"

; 6.- XXXX1000 : Ejecuta "A(L)SL"

; 7.- XXXX1001 : Ejecuta "ROL"

; 8.- XXXX1010 : Ejecuta "DEC"

; 9.- XXXX1100 : Ejecuta "INC"

; 10.- XXXX1101 : Ejecuta "TST"

; 11.- XXXX1110 : Ejecuta "JMP"

; 12.- XXXX1111 : Ejecuta "CLR"

; 13.- Otros : Ejecuta "NODEF"

; Fin

;.....

; CODIGO

6/III/83

; (GRUPO \emptyset)

GRUPO \emptyset : HIT 6,A ; 1.-

JP NZ,GRU \emptyset 1B

CALL DIRECT ; 1.A.-

JT GRU \emptyset 2

GRUØ1B: BIT 5,A ; 1.B.-
JP NZ,GRUØ1D
BIT 4,A
JP NZ,GRUØ1C
CALL ACA
JP GRUØ2
GRUØ1C: CALL ACB . ;;1.C.-
JP GRUØ2
GRUØ1D: BIT 4,A ; 1.D.-
JP NZ,GRUØ1E
CALL INDEX
JP GRUØ2
GRUØ1E: CALL EXTEN ; 1.E.-
GRUØ2 : LD C,A ; 2.-
LD B,Ø
LD A,(CNODEF)
CP A,B
JP NZ,GØ2A13
LD A,C ; 2.A.-
BIT 3,A ; 2.A.1.-
JP NZ,GØ2A6
BIT 2,A.
JP NZ,GØ2A3
BIT 1,A
JP NZ,GØ2A2
BIT Ø,A
JP NZ,GØ2A13
JP NEG
GØ2A2 : BIT Ø,A ; 2.A.2.-
JP Z,GØ2A13
JP COM
GØ2A3 : BIT 1,A ; 2.A.3.-
JP NZ,GØ2A4
BIT Ø,A

	JP	NZ, G02A13	
	JP	LSR	
G02A4 :	BIT	Ø,A	; 2.A.4.-
	JP	Z,ROR	
	JP	ASR	; 2.A.5.-
G02A6 :	BIT	2,A	; 2.A.6.-
	JP	NZ, G02A9	
	BIT	1,A	
	JP	NZ, G02A8	
	BIT	Ø,A	
	JP	Z,A(L)SL	
	JP	ROL	; 2.A.7.-
G02A8 :	HIT	Ø,A	; 2.A.8.-
	JP	NZ, G02A13	
	JP	DEC	
G02A9 :	BIT	1,A	; 2.A.9.-
	JP	NZ, G02A11	
	BIT	Ø,A	
	JP	Z,INC	
	JP	TST	; 2.A.10.-
G02A11:	BIT	Ø,A	; 2.A.11.-
	JP	Z,JMP	
	JP	CLR	; 2.A.12.-
G02A13:	JP	NODEF	; 2.A.13.-

```
;:::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::::  
;      PSEUDO-CODIGO          20/IX/82  
;  
;                          (DIRECT)  
  
;  
; Inicio  
;  
;    1.- Dirección efectiva = Mem. (DP),Mem. (RPC)  
;  
;    2.- RPC := RPC + 1  
;  
; Fin
```

— 212 —

; CODIGO

5/III/83

; (DIRECT)

DIREF : DS 2
DIRECT: LD A,(DP) ; 1.-
LD B,A
LD DE,(RPC)
LD A,(DE)
LD C,A
LD (DIREF),BC
INC DE
LD (RPC),DE
RET

;;;;;;;;;;;;;;

; PSEUDO-CODIGO

20/IX/82

; (ACA)

; Inicio

; 1.- Dirección efectiva = Acumulador "A"

; Fin

;

; CODIGO

5/III/83

; (ACA)

ACA : LD DE,ACCA ; 1.-
LD (DIREF),DE
RET

;;;;;;;;;;;;;;

; PSEUDO-CODIGO

20/IX/82

; (ACB)

; Inicio

; 1.- Dirección efectiva = Acumulador "B"

; Fin

;-----

; CODIGO

5/III/83

; (ACB)

ACB : LD DE,ACCB ; 1.-
LD (DIREF),DE
RET

;:::::::::::::::::::

; PSEUDO-CODIGO

21/IX/82

; (INDEX)

; Inicio

; 1.- Postbyte = Memoria (RPC)

; 2.- RPC := RPC + 1

; 3.- Clasifica el postbyte entre :

; A.- X00XXXXX : Registro := Indice "X"

; B.- X01XXXXX : Registro := Indice "Y"

; C.- X10XXXXX : Registro := Stack "U"

; D.- X11XXXXX : Registro := Stack "S"

; 4.- Si postbyte = 0XXXXXXXX

; A.- Entonces:

; 1.- Ejecuta "OFFSET5"

; B.- De lo contrario:

; 1.- Clasifica postbyte entre:

; A.- XXXX0000 : Ejecuta "OPEI"

B.- XXX10001 : Ejecuta "INC+2"
C.- XXXX0010 : Ejecuta "OPEII"
D.- XXXX0011 : Ejecuta "DEC-2"
E.- XXXX0100 : Ejecuta "SINCOR"
F.- XXXX0101 : Ejecuta "REGB"
G.- XXXX0110 : Ejecuta "REGA"
H.- XXXX1000 : Ejecuta "OFST8"
I.- XXXX1001 : Ejecuta "OFST16"
J.- XXXX1011 : Ejecuta "REGD"
K.- XXXX1100 : Ejecuta "PCOF8"
L.- XXXX1101 : Ejecuta "PCOF16"
M.- XXXX1111 : Ejecuta "OPEIII"
N.- Otros: Ejecuta "NODEF"

2.- Si postbyte = XXX1XXXX

A.- Entonces:

1.- Dir. ef. := Memoria (Dir. ef.)

; Fin

;

;

CODIGO

7/III/83

;

(INDEX)

REG.: DS 2

INDEX : LD	DE,(RPC)	; 1.-
LD	A,(DE)	; Postbyte en reg. "A"
INC	DE	; 2.-
LD	(RPC),DE	
BIT	6,A	; 3.-
JP	NZ,IND3C	
BIT	5,A	
JP	NZ,IND3B	
LD	DE, RIX	; 3.A.-
LD	(REG.),DE	
JP	IND4	

IND3B :	LD	DE, R1Y	; 3.B.-
	LD	(REG.), DE	
	JP	IND4	
IND3C :	BIT	5,A	; 3.C.-
	JP	NZ, IND3D	
	LD	DE, US	
	LD	(REG.), DE	
	JP	IND4	
IND3D :	LD	DE, RSP	; 3.D.-
	LD	(REG.), DE	
IND4 :	BIT	7,A	; 4.-
	JP	NZ, IND4B	; 4.A.-
	JP	OFFSET5	; 4.A.1.-
IND4B :	PUSH	AF	; 4.B.-
	BIT	3,A	; 4.B.1.-
	JP	NZ, IX4BLH	
	HIT	2,A	
	JP	NZ, IX4BLE	
	HIT	1,A	
	JP	NZ, IX4BLC	
	HIT	0,A	
	JP	NZ, IX4BLB	
	CALL	OPEI	; 4.B.1.A.-
	JP	IX4B2	
IX4BLB:	CALL	INC+2	; 4.B.1.B.-
	JP	IX4B2	
IX4BLC:	BIT	0,A	; 4.B.1.C.-
	JP	NZ, IX4BLD	
	CALL	OPEII	
	JP	IX4B2	
IX4BLD:	CALL	DEC-2	; 4.B.1.D.-
	JP	IX4B2	
IX4BLE:	BIT	1,A	; 4.B.1.E.-

	JP	NZ, IX4B1G	
	BIT	Ø,A	
	JP	NZ, IX4B1F	
	CALL	SINCOR	
	JP	IX4B2	
IX4B1F:	CALL	REGB	; 4.B.1.F.-
	JP	IX4B2	
IX4B1G:	BIT	Ø,A	; 4.B.1.G.-
	JP	NZ, IX4BLN	
	CALL	REGA	
	JP	IX4B2	
IX4BLH:	BIT	2,A	; 4.B.1.H.-
	JP	IX4BLK	
	BIT	1,A	
	JP	NZ, IX4BLJ	
	BIT	Ø,A	
	JP	NZ, IX4BLI	
	CALL	OFST8	
	JP	IX4B2	
IX4BLI:	CALL	OFST16	; 4.B.1.I.-
	JP	IX4B2	
IX4BLJ:	BIT	Ø,A	; 4.B.1.J.-
	JP	Z, IX4BLN	
	CALL	REGD	
	JP	IX4B2	
IX4BLK:	BIT	1,A	; 4.B.1.K.-
	JP	NZ, IX4BLM	
	BIT	Ø,A	
	JP	NZ, IX4BLL	
	CALL	PCOF8	
	JP	IX4B2	
IX4BLL:	CALL	PCOF16	; 4.B.1.L.-
	JP	IX4B2	

IX4BLM: BIT \emptyset, A ; 4.B.1.M.-
JP Z, IX4BLN
CALL OPEIII
JP IX4B2
IX4BLN: JP NODEF ; 4.B.1.N.-
IX4B2 : LD B, $\emptyset 10H$; 4.B.2.-
POP AF
AND A, B
JP NZ, IX4B2A
RET
IX4B2A: ; 4.B.2.A.-
LD DE, (DIREF) ; 4.B.2.A.1.-
LD A, (DE)
LD C, A
INC DE
LD A, (DE)
LD B, A
LD (DIREF), BC
RET

;:::::::::::::::::::
; PSEUDO-CODIGO 21/IX/82
; (OFFSET5)

; Inicio
; 1.- Postbyte := Postbyte and $\emptyset\emptyset\emptyset\emptyset\emptyset\emptyset\emptyset$
; 2.- Si postbyte = XXXXXXXX
; A.- Entonces ; Dirección ef. = Mem. (Registro) +
; ; (\emptyset , POSTBYTE)
; B.- De lo contrario ; Dir. ef.= Mem. (Registro) +
; ; ($\emptyset FFH$, POSTBYTE)
; Fin
;.....

;
; CODIGO
;

7/III/83

(OPSET5)

```
OPSET5: AND A,01FH ; 1.- Postbyte en A
        BIT 4,A ; 2.-
        JP NZ,OF52B
        LD DE,(REG.) ; 2.A.-
        LD B,0
        LD C,A
        JP OFST5
OF52B : LD DE,(REG.) ; 2.B.-
        LD B,0FFH
        OR A,0E0H
        LD C,A
OFST5 : LD A,(DE)
        LD L,A
        INC DE
        LD A,(DE)
        LD H,A
        ADD HL,BC
        LD (DIREF),DE
        RET
```

:::::::::::::::::::
;
; PSEUDO-CODIGO
;
; (OPEI) 22/IX/82

; Inicio
; 1.- Si postbyte = XXX0XXXX , entonces:
; A.- Dirección efectiva = Memoria (Registro)
; B.- Memoria (Registro) = Memoria (Registro) + 1
; 2.- De lo contrario: Ejecuta rutina "NODEF"
; Fin

CODIGO

8/III/83

(OPEI)

```
OPEI : AND A,010H ; 1.-  
       JP NZ,NODEF ; 2.-  
       LD DE,(REG.) ; 1.A.-  
       LD A,(DE)  
       LD C,A  
       INC DE  
       LD A,(DE)  
       LD B,A  
       LD (DIREF),BC  
       INC BC ; 1.B.-  
       LD A,B  
       LD (DE),A  
       DEC DE  
       LD A,C  
       LD (DE),A  
       RET /
```

;:::

; PSEUDO-CODIGO

24/IX/82

; (OPEII)

; Inicio

; 1.- Si postbyte = XXX0XXXX , entonces:

; A.- Memoria (Registro) = Memoria (Registro) - 1

; B.- Dirección efectiva = Memoria (Registro)

; 2.- De lo contrario: Ejecuta rutina "NODEF"

; Fin

;.....

;

CODIGO 8/III/83

;

(OPEII)

OPEII : AND A, $\#10H$; 1.-
JP NZ,NODEF ; 2.-
LD DE,(REG.) ; 1.A.-
LD A,(DE)
LD L,A
INC DE
LD A,(DE)
LD H,A
DEC HL
LD A,H
LD (DE),A
LD A,L
DEC DE
LD (DE),A
LD (DIREF),HL ; 1.B.-
RET

:::::::
;

PSEUDOCODIGO 27/IX/82

;

(OPEIII)

;

Inicio

;

1.- Si postbyte = $X\#1XXX$, entonces :

;

 A.- Dirección ef. = Mem.(RPC + 1) , Mem.(RPC)

;

 B.- RPC := RPC + 2

;

2.- De lo contrario:

;

 A.- Ejecuta "NODEF"

;

Fin

;

.....

; CODIGO 8/III/83
; (OPEIII)

OPEIII: AND A,010H ; 1.-
JP Z,NODEF ; 2.- y 2.B.-
LD DE,(RPC) ; 1.A.-
LD A,(DE)
LD C,A
INC DE
LD A,(DE)
LD B,A
LD (DIREF),BC
INC BC ; 1.B.-
INC BC
LD A,B
LD (DE),A
DEC DE
LD A,C
LD (DE),A
RET

;;;;;;;;;;;;;;;
; PSEUDO-CODIGO 16/XII/82
; (NODEF)

; Inicio
; 1.- TOPE1 := RPC
; 2.- Número de instrucciones := 1
; 3.- Mensaje (1:54) := ' '
; 4.- Mensaje (8:25) := "CODIGO NO DEFINIDO"
; 5.- Mensaje (36:46) := 'PC (HEX) :='
; 6.- Mensaje (48:54) := ASCII (mem.(RPC)) 'CR' 'LF' '\$'

;

; 7.- Imprime mensaje (1:54)

;

Fin

;

.....

;

CODIGO 10/III/83

;

(NODEF)

CONODE: DB '!CODIGO NO DEFINIDO.'

PCH : DB 'PC (HEX) :='

NODEF : LD DE,RPC ; 1.-

LD (FINL),DE

;

LD A,020H ; 2.-

LD HL,BUFSIS

LD B,54

NODEF3: LD (HL),A

INC HL

DJNZ, NODEF3

LD DE,BUFSIS + 7; 4.-

LD HL,CONODE

LD BC,18

LDI R

LD DE,BUFSIS + 35 ; 5.-

LD HL,PCH

LD BC,11

LDI R

ASC16 BUFSIS + 47,RPC ; 6.-

LD DE,BUFSIS + 51

LD A,CR

LD (DE),A

INC DE

LD A,LF

LD (DE),A

INC DE

```
LD      A,PESOS
LD      (DE),A
LD      C,IMPRIM    ; 7.-
LD      DE,BUFSIS
CALL    CDOS
RET
```

;:::
; PSEUDO-CODIGO 30/IX/82
;
; (INC+2)

; Inicio
; 1.- Dirección efectiva = Memoria (Registro)
; 2.- Memoria (Registro) := Memoria (Registro) + 2
; Fin
;.....
; CODIGO 10/III/83
;
; (INC+2)

```
INC+2 : LD      DE,(REG.)    ; 1.-
        LD      A,(DE)
        LD      C,A
        INC    DE
        LD      A,(DE)
        LD      B,A
        LD      (DIREF),BC
        INC    BC    ; 2.-
        INC    BC
        LD      A,B
        LD      (DE),A
        DEC    DE
        LD      A,C
```

LD (DE),A
RET

;;;;;;;;;;;;;;

; PSEUDOCODIGO 30/IX/82
;

(DEC-2)

; Inicio

; 1.- Memoria (Registro) := Memoria (Registro) - 2

; 2.- Dirección efectiva = Memoria (Registro)

; Fin

.....

; CODIGO 10/III/83
;

(DEC-2)

DEC-2 : LD DE,(REG.) ; 1.-
LD A,(DE)
LD C,A
INC DE
LD A,(DE)
LD B,A
DEC BC
DEC BC
LD (DE),B
DEC DE
LD (DE),C
LD (DIREF),BC ; 2.-
RET

;;;;;;;;;;

; PSEUDO-CODIGO
;

30/IX/82

(SINCOR)

; Inicio

; 1.- Dirección efectiva = Memoria (Registro)

; Fin

;.....

; CODIGO
;

11/III/83

(SINCOR)

SINCOR: LD DE,(REG.) ; 1.-
LD A,(DE)
LD C,A
INC DE
LD A,(DE)
LD B,A
LD (DIREF),BC
RET

;.....

; PSEUDO-CODIGO
;

30/IX/82

(REGB)

; Inicio

; 1.- Si Memoria (acumulador B) = 0XXXXXX

; A.- Entonces: Dir. efec. = Memoria (Registro) +
; (0 , Memoria (ACCB))

; B.- De lo contrario: Dir. ef. = Memoria (Registro)
; + (0FFH, Mem.(ACCB))

; Fin

;.....

;
; CODIGO
;

11/III/83

(REGB)

```
REGB : LD DE,(REG.) ; l.-  
       LD A,(DE)  
       LD L,A  
INC  DE  
       LD A,(DE)  
       LD H,A  
       LD B,0FFH ; l.B.-  
       LD A,(ACCB)  
       LD C,A  
BIT  7,A  
JP   NZ,REGBLB  
LD   B,0 ; l.A.-  
REGBLB: ADD HL,BC  
        LD (DIREF),HL  
        RET
```

:::::::::::::::::::
;
; PSEUDO-CODIGO
;
; (REGA)

30/IX/82

```
; Inicio  
;     l.- Si memoria (ACCA) = 0XXXXXXX  
;           A.- Entonces: Dir. efec. = Memoria (Registro) +  
;                           ( 0 , Memoria (ACCA) )  
;     B.- De lo contrario: Dir. ef. = Memoria (Registro)  
;                           + ( 0FFH, Mem.(ACCA) )  
;  
; Fin  
;.....
```

;
; CODIGO
;

11/III/83

(REGA)

```
REGA : LD DE,(REG.) ; 1.-  
       LD A,(DE)  
       LD L,A  
       INC DE  
       LD A,(DE)  
       LD H,A  
       LD B,0FFH ; 1.B.-  
       LD A,(ACCA)  
       LD C,A  
       BIT 7,A  
       JP NZ,REGALB  
       LD B,0 ; 1.A.-  
REGALB: ADD HL,BC  
        LD (DIREF),HL  
        RET
```

:::::::::::::::::::
;
; PSEUDO-CODIGO
;
; (OFST8)

30/IX/82

```
; Inicio  
;     1.- Byte = Memoria (RPC)  
;     2.- RPC := RPC + 1  
;     3.- Si byte = 0XXXXXXX  
;           A.- Entonces: Dir. efec. = Memoria (Registro) +  
;                      ( 0 , Byte )  
;           B.- De lo contrario: Dir. ef. = Memoria (Registro)  
;                  + ( 0FFH , Byte )  
;  
; Fin  
;.....
```

;
; CODIGO
;

12/III/83

(OFST8)

```
OFST8 : LD DE,(RPC) ; 1.-  
        LD A,(DE)  
        LD B,OFFH  
        LD C,A  
        INC DE ; 2.-  
        LD (RPC),DE  
        BIT 7,C ; 3.-  
        JP NZ,OFST83  
        LD B,  
OFST83: LD DE,(REG.) ; 3.A.- y 3.B.-  
        LD A,(DE)  
        LD L,A  
        INC DE  
        LD A,(DE)  
        LD H,A  
        ADD HL,BC  
        LD (DIREF),HL  
        RET
```

:::::::::::::::::::
;
; PSEUDO-CODIGO
;
; (OFST16) ; 30/IX/82

```
; Inicio  
;     1.- Dir. efec. = Memoria (Registro) +  
;           ( Mem. (RPC + 1) , Mem. (RPC) )  
;     2.- RPC := RPC + 2  
; Fin  
;.....
```

— 229 —

; CODIGO 16/III/83
; (OFST16)

OFST16: LD DE,(REG.) ; 1.-
LD A,(DE)
LD L,A
INC DE
LD A,(DE)
LD H,A
LD DE,(RPC)
LD A,(DE)
LD C,A
INC DE ; RPC + 1
LD A,(DE)
LD B,A
INC DE ; RPC + 1
LD (RPC),DE ; 2.-
ADD HL,BC
LD (DI REF),HL
RET

;:::::::::::::::::::
; PSEUDO-CODIGO 30/IX/82
; (REGD)

; Inicio
; 1.- Dirección efectiva = Memoria (Registro) ±
; Mem. (ACCA) , Mem. (ACCB)
; Fin
;.....
; CODIGO 17/III/83
; (REGD)

REGD : LD DE,(REG.) 1.-

LD A,(DE)
LD L,A
INC DE
LD A,(DE)
LD H,A
LD BC,ACCA
LD A,(BC)
LD D,A
LD BC,ACCB
LD A,(BC)
LD E,A
ADD HL,DE
LD (DIREF),HL
RET

;:::
; PSEUDO-CODIGO 30/IX/82
; (PCOF8)

; Inicio
; 1.- Byte = Memoria (RPC)
; 2.- RPC := RPC + 1
; 3.- Si byte = 0XXXXXXX
; A.- Entonces; Dirección efectiva = RPC - 2 +
; ; (0 , Byte)
; B.- De lo contrario; Dir. efec. = RPC - 2 +
; ; (0FFH , BYTE)
; Fin
;.....
; CODIGO 18/III/83
; (PCOF8)

PCOF8 : LD HL,(RPC) ; 1.-
LD A,(HL)

```
INC      HL          ; 2.-  
LD       (RPC),HL  
LD       B,Ø  
LD       C,A  
BIT      7,A          ; 3.-  
JP       Z,PCOF8B  
LD       B,ØFFH  
PCOF8B: DEC     HL          ; 3.A.- y 3.B.-  
        DEC     HL  
        ADD     HL,BC  
        LD      (DIREF),HL  
        RET
```

;;;;;;;;;;;;;;;;;;;
; PSEUDO-CODIGO 30/IX/82
; (PCOF16)

; Inicio
; 1.- Dirección efectiva = RPC ± (Memoria (RPC + 1),
; Memoria (RPC))
; 2.- RPC := RPC + 2
; Fin
;.....
; CODIGO 18/III/83
; (PCOF16)

```
PCOF16: LD      HL,(RPC)    ; 1.-  
        LD      A,(HL)  
        LD      C,A  
        INC     HL  
        LD      A,(HL)  
        LD      B,A  
        DEC     HL
```

```
ADD    HL,BC
LD     (DIREF),HL
INC    HL          ; 2.-.
INC    HL
LD     (RPC),HL
RET
```

;;;;;;;;;;;;;;;;;;;
; PSEUDO-CODIGO 30/IX/82
;
; (EXTEN)

; Inicio
; 1.- Dir. efec. = Mem. (RPC + 1) , Mem. (RPC)
; 2.- RPC := RPC + 2

; Fin

.....
; CODIGO 19/III/83
;
; (EXTEN)

```
EXTEN : LD    DE,(RPC)      ; 1.-.
        LD    A,(DE)
        LD    C,A
        INC   DE          ; RPC + 1
        LD    A,(DE)
        LD    B,A
        LD    (DIREF),BC
        INC   DE          ; RPC + 1
        LD    (RPC),DE      ; 2.-.
        RET
```

;;;;;;;;;;;;;;;;;;;

; PSEUDO-CODIGO

1/X/82

; (NEG)

; Inicio

; 1.- Negar Memoria (Dirección efectiva)

; 2.- Banderas 6809 = Banderas Z-80 .

; (H,N,Z,V y C) (H,S,Z,V y C ; respectivamente)

; Fin

;.....

; CODIGO

30/IX/83

; (NEG)

NEG : LD DE,(DIREF) ; 1.-

LD A,(DE)

NEG A

LD (DE),A

PUSH AF ; 2.-

LD A,(CC)

AND A,0DDH

POP BC

BIT 0,C

JP Z,NEGL

SET 0,A

NEGL : BIT 2,C

JP Z,NEG2

SET 1,A

NEG2 : BIT 6,A

JP Z,NEG3

SET 2,A

NEG3 : BIT 4,C

JP Z,NEG4

SET 5,A

NEG4 : BIT 7,C

JP Z,NEG5

```
SET      3,A  
NEG5 : LD      (CC),A  
        RET
```

;;;
; PSEUDO-CODIGO 1/X/82
; (COM)

; Inicio
; 1.- Complementar Memoria (Dirección efectiva)
; 2.- Bandera (C) := 1
; 3.- Bandera (B) := Ø
; 4.- Si Bit 7 de Memoria (Dir. efec.) := Ø
; A.- Entonces; Bandera (N) := Ø
; B.- De lo contrario; Bandera (N) := 1
; 5.- Si Memoria (Dir. efec.) := Ø
; A.- Entonces; Bandera (Z) := 1
; B.- De lo contrario; Bandera (Z) := Ø
; Fin
;

.....
; CODIGO 30/IX/83
; (COM)

```
COM : LD      DE,(DIREF) ; 1.-  
      LD      A,(DE)  
      CPL  
      LD      (DE),A  
      LD      A,(CC) ; 2.-  
      SET    Ø,A  
      RES    1,A ; 3.-  
      LD      (CC),A  
      LD      A,(DE) ; 4.-  
      LD      B,A  
      LD      A,(CC)
```

```
BIT    7,B
JP     Z,COM1
SET    3,A
JP     COM2
COM1 : RES   3,A
COM2 : LD    C,A      ; 5.-.
          LD    A,B
          AND   A,0FFH    ; 5.A.-.
          JP    Z,COM3
          RES   2,C      ; 5.B.-.
          JP    COM4
COM3 : SET   2,C
COM4 : LD    A,C
          LD    (CC),A
          RET
```

:::::::::::::::::::
; PSEUDO-CODIGO 1/X/82
; (LSR)

; Inicio
; 1.- Corrimiento lógico a la derecha Mem.(Dir. efec)
; 2.- BANDERAS 6809 (Z,C) = BANDERAS Z-80 (Z,C)
; 3.- Bandera 6809 (N) := 0'
; Fin
;.....
; CODIGO 30/IX/83
; (LSR)

```
LSR    : LD    DE,(DIREF)  ; 1.-
          LD    A,(DE)
          SRL   A
          LD    (DE),A      ; 2.-
          PUSH  AF
```

```
LD      A,(CC)
AND    A,0FAH
POP    BC
BIT    0,C
JP     Z,LSR1
SET    0,A
LSR1 : BIT    6,C
JP     Z,LSR2
SET    2,A
LSR2 : RES    3,A      ; 3
LD     (CC),A
RET
```

;:::::::::::::::::::::::::::
; PSEUDO-CODIGO 1/X/82
;
; (ROR)

; Inicio
; 1.- Rotación a la derecha de Mem. (Dir. efect.)
; 2.- Banderas 6809 (N,Z y C) = Banderas Z-80 (S,Z y C)
; Fin
;.....
; CODIGO 30/IX/83
; (ROR)

```
ROR   : LD     DE,(DIREF)  ; 1.-
        LD     A,(DE)
        RR     A
        LD     (DE),A
        PUSH  AF      ; 2.-
        LD     A,(CC)
        AND   A,0F2H
        POP   BC
        BIT   0,C
```

```
        JP      Z,ROR1
        SET    Ø,A
ROR1 : HIT   6,C
        JP      Z,ROR2
        SET    2,A
ROR2 : HIT   7,C
        JP      Z,ROR3
        SET    3,A
ROR3 : LD     (CC),A
        RET
```

;:::
; PSEUDO-CODIGO 1/X/82
;
; (ASR)

; Inicio
; 1.- Corrimiento aritmetico a la derecha de memoria
; (Dirección efectiva)
; 2.- Banderas 6809 (N,Z y C) = Banderas Z-80 (S,Z y C)
; Fin
;.....
; CODIGO 30/IX/83
;
; (ASR)

```
ASR : LD     DE,(DIREF) ; 1.-
        LD     A,(DE)
        SRA   A
        LD     (DE),A
        PUSH  AF             ; 2.-
        LD     A,(CC)
        AND   A,ØF2H
        POP   BC
        BIT   Ø,C
        JP    Z,ASR1
```

```
        SET    0,A
ASRL : BIT    6,C
        JP     Z,ASR2
        SET    2,A
ASR2 : BIT    7,C
        JP     Z,ASR3
        SET    3,A
ASR3 : LD     (CC),A
        RET
```

;:::
; PSEUDO-CODIGO 1/X/82
;
; (A(L)SL)

; Inicio
; 1.- Si Bit 7 ⊕ Bit 6 de Mem.(Dir. efect.) = 1
; A.- Bandera (V) := 1
; 2.- Corrimiento aritmético (lógico) a la izquierda
; de Memoria (Dirección efectiva)
; 3.- Banderas 6809 (N,Z y C) = Banderas Z-80 (S,Z y C)
; Fin
;.....

; CODIGO 30/IX/83
;
; (A(L)SL)

```
A(L)SL: LD     DE,(DIREF) ; 1.-
        LD     A,(DE)
        LD     B,A
        AND   A,80H
        LD     C,A
        LD     A,B
        AND   A,40H
        SLA   A
        XOR   A,C
```

	JP	Z,ASL1	
	LD	A,(CC)	; 1.A.-
	SET	1,A	
	LD	(CC),A	
ASL1 :	LD	A,(DE)	; 2.-
	SLA	A	
	LD	(DE),A	
	PUSH	AF	; 3.-
	LD	A,(CC)	
	AND	A, \emptyset F2H	
	POP	BC	
	BIT	\emptyset ,C	
	JP	Z,ASL2	
	SET	\emptyset ,A	
ASL2 :	BIT	6,C	
	JP	Z,ASL3	
	SET	2,A	
ASL3 :	BIT	7,C	
	JP	Z,ASL4	
	SET	3,A	
ASL4 :	LD	(CC),A	
		RET	

;;;

;
; PSEUDO-CODIGO

1/X/82

;
; (ROL)

;
; Inicio

;
; 1.- Si Bit 7 \oplus Bit 6 de Mem. (Dir. efec.) = 1
; A-- Bandera (V) := 1

;
; 2.- Rotación a la izquierda de Mem. (Dir. efec.)

;
; 3.- Banderas 6809 (N,Z y C) = Banderas Z-80 (S,Z y C)

;
; Fin

;
;.....

;

CODIGO
(ROL)

30/IX/83

ROL : LD DE,(DIREF) ; 1.-
LD A,(DE)
LD B,A
AND A,80H
LD C,A
LD A,B
SLA A
XOR A,C
JP Z,ROLL
LD A,(CC) ; 1.A.-
SET 1,A
LD (CC),A
ROLL : LD A,(DE) ; 2.-
RL A
LD (DE),A
PUSH AF ; 3.-
LD A,(CC)
AND A,0F2H
POP BC
BIT 0,C
JP Z,ROL2
SET 0,A
ROL2 : BIT 6,C
JP Z,ROL3
SET 2,A
ROL3 : BIT 7,C
JP Z,ROL4
SET 3,A
ROL4 : LD (CC),A
RET

:::::::::::::::::::

; PSEUDO-CODIGO 1/X/82
; (DEC)

; Inicio
; 1.- Decremento (-1) de Memoria (Dir. efec.)
; 2.- Banderas 6809 (N,Z y V) = Banderas Z-80 (S,Z y V)
; Fin
;.....
; CODIGO 30/IX/83
; (DEC)

DEC : LD DE,(DIR#) ; 1.-
LD A,(DE)
DEC A
LD (DE),A
PUSH AF ; 2.-
LD A,(CC)
AND A,\$FLH
POP BC
BIT 2,C
JP Z,DEC1
SET 1,A
DEC1 : BIT 6,C
JP Z,DEC2
SET 2,A
DEC2 : BIT 7,C
JP Z,DEC3
SET 3,A
DEC3 : LD (CC),A
RET

:::::::

; PSEUDO-CODIGO
;

1/X/82

(INC)

; Inicio

; 1.- Incremento (+1) de Memoria (Dir. efec.)

; 2.- Banderas 6809 (N,Z y V) = Banderas Z80 (S,Z y V)

; Fin

;.....

; CODIGO
;

30/IX/83

(INC)

INC	:	LD	DE,(DIREF)	; 1.-
		LD	A,(DE)	
		INC	A	
		LD	(DE),A	
		PUSH	AF	; 2.-
		LD	A,(CC)	
		AND	A,0FLH	
		POP	BC	
		BIT	2,C	
		JP	Z,INCL	
		SET	1,A	
INCL	:	BIT	6,C	
		JP	Z,INC2	
		SET	2,A	
INC2	:	BIT	7,C	
		JP	Z,INC3	
		SET	3,A	
INC3	:	LD	(CC),A	
		RET		

;.....

PSEUDO-CODIGO

1/X/82

(TST)

; Inicio

$\vdash \text{Band}_{\mathcal{B}}(V) := \emptyset$

2.- Si Bit 7 de Memoria (Dir. efect.) = 1

• Entonces: Bandera (N) := 1

3.- Si Memoria (Dirección efectiva) = Ø

• Entonces: Bandera (2) := 1

• Fin

.....
CODIGO

30/IX/83

(TST)

TST	:	LD	A,(CC)	; 1.-
		RES	1,A	
		LD	DE,(DIREF)	; 2.-
		LD	B,A	
		LD	A,(DE)	
		BIT	7,A	
		JP	Z,TST1	
		LD	A,B	; 2.A.-
		SET	3,A	
		LD	B,A	
TST1	:	LD	A,(DE)	
		AND	A, \emptyset FFH	
		JP	NZ,TST2	
		LD	A,B	; 3.A.-
		SET	2,A	
TST2	:	LD	(CC),A	
		RET		

; PSEUDO-CODIGO 1/X/82
; (JMP)

; Inicio
; 1.- Si codigo de instrucción = X10XXXXX
; A,- Entonces: Ejecuta "NODEF"
; 2.- RPC := Memoria (Dirección efectiva)
; Fin
;.....
; CODIGO 30/IX/83
; (JMP)

JMP : LD A,(CODINS) ; 1.-
BIT 6,A
JP Z,JMP1
BIT 5,A
JP Z,NODEF
JMP1 : LD DE,(DIREF)
LD (RPC),DE
RET

;:::::::::::;
; PSEUDO-CODIGO 1/X/82
; (CLR)

; Inicio
; 1.- Memoria (Dirección efectiva) := 00H
; 2.- Banderas 6809 : N = V = C = 0
; 3.- Bandera 6809 (Z) := 1
; Fin
;.....
; CODIGO 30/IX/83
; (CLR)

```
CLR : LD DE,(DIREF) ; 1.-  
      LD A, $\emptyset$   
      LD (DE),A  
      LD A,(CC) ; 2.-  
      AND A, $\emptyset$ F4H  
      SET 2,A ; 2.A.-  
      LD (CC),A  
      RET
```

;:::::::::::::::::::::::::::
; PSEUDO-CODIGO 5/X/82
; (GRUPO1)

; Inicio
; l.- Clasifica el código de la instrucción entre:
; A.- XXXX \emptyset \emptyset \emptyset : Ejecuta "PAGE2"
; B.- XXXX \emptyset \emptyset 1 : Ejecuta "PAGE3"
; C.- XXXX \emptyset \emptyset 1 \emptyset : Ejecuta "NOPC"
; D.- XXXX \emptyset 11 : Ejecuta "SYNC"
; E.- XXXX \emptyset 11 \emptyset : Ejecuta "LBRA-C"
; F.- XXXX \emptyset 111 : Ejecuta "LBSR"
; G.- XXXX1 \emptyset \emptyset 1 : Ejecuta "DAAC"
; H.- XXXX1 \emptyset 1 \emptyset : Ejecuta "ORCC"
; I.- XXXX11 \emptyset \emptyset : Ejecuta "ANDCC"
; J.- XXXX11 \emptyset 1 : Ejecuta "SEX"
; K.- XXXX111X : Ejecuta "EXGTR"
; L.- Otros : Ejecuta "NODEF"
;
; Fin

.....
; CODIGO 1/X/83
; (GRUPO1)

: GRUPO1: BIT 3,A ; 1.-
 JP NZ,G11G

	BIT	2,A	
	JP	NZ,GL1E	
	BIT	1,A	
	JP	NZ,GL1C	
	BIT	Ø,A	
	JP	Z,PAGE2	; l.A.-
	JP	PAGE3	; l.B.-
GL1C :	BIT	Ø,A	; l.C.-
	JP	Z,NOPC	
	JP	SYNC	; l.D.-
GL1E :	BIT	1,A	; l.E.-
	JP	Z,NODEF	; l.L.-
	BIT	Ø,A	
	JP	Z,LBRA-C	
	JP	LBSR	; l.F.-
GL1G :	BIT	2,A	; l.G.-
	JP	NZ,GL1I	
	BIT	1,A	
	JP	NZ,GL1H	
	BIT	Ø,A	
	JP	NZ,DAAC	
	JP	NODEF	; l.L.-
GL1H :	BIT	Ø,A	; l.H.-
	JP	Z,ORCC	
	JP	NODEF	; l.L.-
GL1I :	BIT	1,A	; l.I.-
	JP	NZ,EXGTFR	; l.K.-
	BIT	Ø,A	
	JP	Z,ANDCC	
	JP	SEX	; l.J.-

::

; PSEUDO-CODIGO

5/X/82

; (PAGE2)

; Inicio

; 1.- Postbyte = Memoria (RPC)

; 2.- RPC := RPC + 1

; 3.- Si postbyte = 00100000

; A.- Entonces: Ejecuta "NODEF"

; B.- De lo contrario: Clasifica postbyte entre:

; 1.- 0010 XXXX : Ejecuta "LBRA-C"

; 2.- 0011 llll : Ejecuta "SWI2"

; 3.- 10XX 1100 : Ejecuta "CMPDY"

; 4.- 10XX 0011 : Ejecuta "CMPDY"

; 5.- 1XXX 111X : Ejecuta "LDSTYS"

; 6.- Otros : Ejecuta "NODEF"

; Fin

;.....

; CODIGO

1/X/83

; (PAGE2)

PAGE2 : LD DE,(RPC) ; 1.-

LD A,(DE)

INC DE ; 2.-

LD (RPC),DE

LD (CODINS),A ; 3.-

LD B,A

XOR A,20H

JP Z,NODEF ; 3.A.-

LD A,(CODINS)

BIT 7,B ; 3.B.-

JP NZ,PA23B3

BIT 6,B

JP NZ,PA23B6

BIT 5,B

	JP	Z,PA23B6	
	BIT	4,B	
	JP	Z,LBRA-C	; 3.B.1.-
	XOR	A,3FH	; 3.B.2.-
	JP	NZ,PA23B6	
	JP	SWI2	
PA23B3:	BIT	6,B	; 3.B.3.-
	JP	NZ,PA23B5	
	BIT	3,B	
	JP	Z,PA23B4	
	BIT	2,B	
	JP	Z,PA23B5	
	BIT	1,B	
	JP	NZ,LDSTYS	
	BIT	Ø,B	
	JP	NZ,PA23B4	
	JP	CMPDY	
PA23B4:	BIT	2,B	; 3.B.4.-
	JP	NZ,PA23B5	
	BIT	1,B	
	JP	Z,PA23B5	
	BIT	Ø,B	
	JP	Z,PA23B5	
	JP	CMPDY	
PA23B5:	BIT	3,B	; 3.B.5.-
	JP	Z,PA23B6	
	BIT	2,B	
	JP	Z,PA23B6	
	BIT	1,B	
	JP	Z,PA23B6	
	JP	LDSTYS	
PA23B6:	JP	NODEF	; 3.B.6.-

;;;;;;;;;;;;;;

; PSEUDO-CODIGO

6/X/82

; (LBRA-C)

; Inicio

; 1.- Reg. temporal = Mem. (RPC + 1) , Mem. (RPC)

; 2.- RPC := RPC + 2

; 3.- Si código de instrucción = 16H

; A.- Entonces; postbyte := 20H

; 4.- Clasifica postbyte para asignar condición:

; A.- XXXX 000X : Condición := Ø

; B.- XXXX 001X : Condición := C or Z

; C.- XXXX 010X : Condición := C (CARRY)

; D.- XXXX 011X : Condición := Z (CERO)

; E.- XXXX 100X : Condición := V (SOBREFLUJO)

; F.- XXXX 101X : Condición := N (NEGATIVO)

; G.- XXXX 110X : Condición := N or exc V

; H.- XXXX 111X : Condición := (N or exc V) or Z

; 5.- Si Bit Ø del postbyte = Ø

; A.- Entonces: Condición := Condición negada

; 6.- Si condición = 1 ; Entonces:

; A.- RPC := RPC + Reg. temp. - 3

; B.- Si postbyte <> 20H

; 1.- Entonces: RPC := RPC - 1

; Fin

;.....

; CODIGO

3/X/83

; (LBRA-C)

REGTEM: DS 2

CONDIC: DS 1

LBRA-C: LD DE,(RPC) ; 1.-

LD A,(DE)

LD C,A

INC DE

LD A,(DE)
LD B,A
LD (REGTEM),BC
INC DE ; 2.-
LD (RPC),DE
LD A,(CODINS) ; 3.-
LD B,A .
XOR A,16H
JP NZ,LBRA4
LD B,20H ; 3.A.-
LBRA4 : LD A,(CC) ; 4.-
BIT 3,B
JP NZ,LBRA4E ; 4.A.-
BIT 2,B
JP NZ,LBRA4C
BIT 1,B
JP NZ,LBRA4B
LD A, \emptyset
LD (CONDIC),A
JP LBRA5
LBRA4B: HIT \emptyset ,A ; 4.B.-
JP NZ,LBRA1
BIT 2,A
JP NZ,LBRA1
LBRA2 : LD A, \emptyset
LD (CONDIC),A
JP LBRA5
LBRA1 : LD A,1
LD (CONDIC),A
JP LBRA5
LBRA4C: BIT 1,B
JP NZ,LBRA41
BIT \emptyset ,A

	JP	NZ, LBRA1	
	JP	LBRA2	
LBRA4D:	BIT	2,A	; 4.D.-
	JP	NZ, LBRA1	
	JP	LBRA2	
LBRA4E:	BIT	2,B	; 4.E.-
	JP	NZ, LBRA4G	
	BIT	1,B	
	JP	NZ, LBRA4F	
	BIT	1,A	
	JP	NZ, LBRA1	
	JP	LBRA2	
LBRA4F:	BIT	3,A	; 4.F.-
	JP	NZ, LBRA1	
	JP	LBRA2	
LBRA4G:	BIT	1,B	; 4.G.-
	JP	NZ, LBRA4H	
	BIT	3,A	
	JP	NZ, LBRA3	
	BIT	1,A	
	JP	NZ, LBRA1	
	JP	LBRA2	
LBRA3 :	BIT	1,A	
	JP	NZ, LBRA2	
	JP	LBRA1	
LBRA4H:	BIT	3,A	; 4.H.-
	JP	NZ, LBRA8	
	BIT	1,A	
	JP	NZ, LBRAC	
LBRAE :	LD	C, Ø	
	JP	LBRAD	
LBRAB :	BIT	1,A	
	JP	NZ, LBRAE	

LBRAC : LD C,1
LBRAD : BIT Ø,C
 JP NZ,LBRA1
 BIT 2,A
 JP NZ,LBRA1
 JP LBRA2
LBRA5 : LD A,(CODINS) ; 5.-
 LD B,A
 LD A,(CONDIC)
 BIT Ø,B
 JP NZ,LBRA6
 CPL A ; 5.A.-
LBRA6 : BIT Ø,A ; 6.-
 JP NZ,LBRA6A
 RET
LBRA6A: LD DE,(RPC) ; 6.A.-
 DEC DE
 DEC DE
 DEC DE
 LD HL,(REGTEM)
 ADD HL,DE
 LD (RPC),HL
 LD A,20H ; 6.B.-
 XOR A,B
 JP NZ,LBRA6B
 RET
LBRA6B: DEC HL ; 6.B.1.-
 LD (RPC),HL
 RET

;;;;;;;;;;;;;;;

— 253 —

; PSEUDO-CODIGO 6/X/82
; (SWI2)

; Inicio
; 1.- Registro temporal := \$FFF4H
; 2.- Ejecuta "SW"
; Fin
;.....
; CODIGO 5/X/83
; (SWI2)

SWI2 : LD DE,\$FFF4H ; 1.-
LD (REGINT),DE
JP SW ; 2.-

;:::::::::::;
; PSEUDO-CODIGO 6/X/82
; (SW)

; Inicio
; 1.- Bandera (E) := 1
; 2.- Ejecuta lo siguiente:
; A.- SP' := SP - 1 , (SP) = RPCL
; B.- SP' := SP - 1 , (SP) = RPCH
; C.- SP' := SP - 1 , (SP) = USL
; D.- SP' := SP - 1 , (SP) = USH
; E.- SP' := SP - 1 , (SP) = RIYL
; F.- SP' := SP - 1 , (SP) = RIYH
; G.- SP' := SP - 1 , (SP) = RIXL
; H.- SP' := SP - 1 , (SP) = RIXH
; I.- SP' := SP - 1 , (SP) = DP
; J.- SP' := SP - 1 , (SP) = ACCB
; K.- SP' := SP - 1 , (SP) = ACCA
; L.- SP' := SP - 1 , (SP) = CC

; 3.- RPC := Memoria (Registro temporal)

; Fin

;.....

; CODIGO

5/X/83

; (SW)

SW	:	LD	A,(CC)	;	1.-
		SET	7,A		
		LD	(CC),A		
		LD	DE,RSP	;	2.-
		DEC	DE	;	2.A.-
		LD	HL,DE		
		LD	(RSP),DE		
		LD	DE,RPC		
		LD	A,(DE)		
		LD	BC,DE		
		LD	DE,(RSP)		
		LD	DE,A		
		DEC	HL	;	2.B.-
		INC	BC		
		LD	(RSP),HL		
		LD	A,(BC)		
		LD	(HL),A		
		DEC	HL	;	2.C.-
		LD	(RSP),HL		
		LD	DE,US		
		LD	A,(DE)		
		LD	BC,DE		
		LD	DE,(RSP)		
		LD	(DE),A		
		DEC	HL	;	2.D.-
		LD	(RSP),HL		
		INC	BC		

LD	A,(EC)	
LD	(RSP),A	
DEC	HL	; 2.E.-
LD	(RSP),HL	
LD	DE, RIX	
LD	A,(DE)	
LD	BC, DE	
LD	DE,(RSP)	
LD	(DE),A	
DEC	HL	; 2.F.-
INC	BC	
LD	A,(EC)	
LD	(RSP),A	
DEC	HL	; 2.G.-
LD	(RSP),HL	
LD	DE, RIX	
LD	A,(DE)	
LD	BC, DE	
LD	DE,(RSP)	
LD	(DE),A	
DEC	HL	; 2.H.-
INC	BC	
LD	A,(EC)	
LD	(RSP),A	
DEC	HL	; 2.I.-
LD	(RSP),HL	
LD	DE, DP	
LD	A,(DE)	
LD	DE,(RSP)	
LD	(DE),A	
DEC	HL	; 2.J.-
LD	(RSP),HL	
LD	DE,ACCB	

LD A,(DE)
LD DE,(RSP)
LD (DE),A
DEC HL ; 2.K.-
LD (RSP),HL
LD DE,ACCA
LD A,(DE)
LD DE,(RSP)
LD (DE),A
DEC HL ; 2.L.-
LD (RSP),HL
LD DE,CC
LD A,(DE)
LD DE,(RSP)
LD (DE),A
LD DE,(REGINT) ; 3.-
LD (RPC),DE
RET

;:::::::::::::::::::
; PSEUDO-CODIGO 6/X/82
; (CMPDY)

; Inicio
; 1.- Si el Bit 3 del postbyte = Ø
; A.- Entonces; Registro = Acumulador "D"
; B.- De lo contrario; Registro = Indice "Y"
; 2.- Ejecuta "CMPL6"
; Fin
;-----
; CODIGO 5/X/83
; (CMPDY)

```
CMPDY : LD      A,(CODINS) ; 1.-  
        BIT     3,A  
        JP      NZ,CMPDYB  
        LD      A,(ACCA) ; 1.A.-  
        LD      B,A  
        LD      A,(ACCB)  
        LD      C,A  
        LD      (RTR0),BC  
        JP      CMP16 ; 2.-  
CMPDYB: LD      BC,(R1Y) ; 1.B.-  
        LD      (RTR0),BC  
        JP      CMP16
```

;:::::::::::::::::::::::::::::::::::
; PSEUDO-CODIGO 6/X/82
; (CMP16)

; Inicio
; 1.- Si código de instrucción = 10H ó 11H
; A.- Entonces: Código de inst. = Postbyte
; 2.- Clasifica Cod. de inst. entre (Direccionamientos):
; A.- XX00 XXXX : Inmediato de 16 Bits
; B.- XX01 XXXX : Directo
; C.- XX10 XXXX : Indexado
; D.- XX11 XXXX : Extendido
; 3.- Registro temporal := Registro - Mem. (Dir. ef. +1),
; Memoria (Dir. efec.)
; 4.- Si Bit 15 de registro temporal = 1
; A.- Bandera (N) := 1
; 5.- Si registro temporal = Ø
; A.- Bandera (Z) := 1
; 6.- Si Bit 15 or exc Bit 14 de reg. temp. = 1
; A.- Bandera (V) := 1

; 7.- Si Bit 15 de Registro = 1 y Bit 15 de registro
; temporal = Ø
; A.- Bandera (C) := 1
; Fin

;.....
;
; CODIGO
; (CMP16) 5/X/83

CMP16 : LD DE,(RPC) ; Obtención del ler.
DEC DE ; Byte de código de
DEC DE ; Instrucción
LD A,(DE) ; 1.-
LD B,A
BIT Ø,A
JP NZ,CMP161
XOR A,10H
JP Z,CMP16A
CMP16W: LD A,B
JP CMP162
CMP161: XOR A,11H
JP NZ,CMP16W
CMP16A: LD A,(CODINS) ; 1.A.-
CMP162: BIT 5,A ; 2.-
JP NZ,CMP62C
BIT 4,A
JP Z,CMPW ; 2.A.-
CALL DIRECT ; 2.B.-
JP CMP163
CMP62C: BIT 4,A ; 2.C.-
JP NZ,CMPZ ; 2.D.-
INC DE
LD (RPC),DE
CALL INDEX
JP CMP163

CMPW : CALL INM16
 JP CMP163
CMPZ : CALL EXTN
CMP163: LD BC,(DIREF) ; 3.-
 LD HL,(RTRO)
 OR A ; Borra carry
 SBC HL,BC ; HL = Reg. Temp.
 BIT 7,H ; 4.-
 JP Z,CMP165
 LD A,(CC)
 SET 3,A ; 4.A.-
 LD (CC),A
CMP165: LD BC,0 ; 5.-
 OR A
 ADC HL,BC
 JP NZ,CMP166
 LD A,(CC)
 SET 2,A ; 5.A.-
 LD (CC),A
CMP166: LD A,H ; 6.-
 SLA A
 LD B,A
 AND A,80H
 LD A,H
 AND A,80H
 XOR A,B
 JP Z,CMP167
 LD A,(CC)
 SET 1,A ; 6.A.-
 LD (CC),A
CMP167: LD HL,(RTRO) ; 7.-
 BIT 7,H
 JP NZ,PHUERA

RET
PRUEBA: LD BC, (DIRREF)
BIT 7,B
JP NZ, FINAL
LD A,(CC)
SET Ø,A ; 7.A.-
FINAL : LD (CC),A
RET

;:::::::::::::::::::
; PSEUDO-CODIGO 7/X/82 .
; (INM16)

; Inicio
; 1.- Dirección Efectiva = RPC
; 2.- RPC := RPC + 2

; Fin

;.....
; CODIGO 6/X/83
; (INM16)

INM16 : LD DE,(RPC) ; 1.-
LD A,(DE)
INC DE ; RPC := RPC + 1
LD C,A
LD A,(DE)
LD B,A
INC DE ; 2.-
LD (RPC),DE
LD (DIRREF),BC
RET

;:::::::::::::::::::

; PSEUDO-CODIGO 7/X/82
; (LDSTYS)

; Inicio
; 1.- Si el Bit 3 del postbyte = 0
; A.- Entonces: Registro = Indice "Y"
; B.- De lo contrario: Registro = Stack "S"
; 2.- Ejecuta "LDST16"
; Fin
;.....
;
; CODIGO 6/X/83
; (LDSTYS)

LDRTR0: DS 2
LDSTYS: LD A,(CODINS) ; 1.-
BIT 3,A
JP NZ,LDSTYA
LD BC,RY ; 1.A.-
LD (LDRTR0),BC
JP LDST16 ; 2.-
LDSTYA: LD BC,RSP ; 1.B.-
LD (LDRTR0),BC
JP LDST16 ; 2.-

;;;;;
;
; PSEUDO-CODIGO 7/X/82
; (LDST16)

; Inicio
; 1.- Si el código de instrucción = 10H 6 11H
; A.- Entonces: Código de inst. := Postbyte
; 2.- Clasifica el cod. de inst. entre (Direccionamiento)
; A.- XX00 XXXX : Inmediato de 16 Bits
; B.-XX01 XXXX : Directo

```

POST : DS 1
LDST16: LD      DE,(RPC)    ; l.-.
          DEC     DE
          DEC     DE
          LD      A,(DE)     ; Obtención del ler.
          LD      B,A       ; Byte de código de
          HIT    Ø,A       ; instrucción
          JP      NZ,LDS161
          XOR    A,10H
          JP      Z,LDS16A
LDS16W: LD      A,B
          JP      LDS162
LDS161: XOR    A,11H

```

	JP	NZ,LDS16W	
LDS16A:	LD	A,(CODINS)	; 1.A.-
LDS162:	BIT	5,A	; 2.-
	JP	NZ,LDS62C	
	BIT	4,A	
	JP	Z,LDSTW	; 2.A.-
	CALL	DIRECT	; 2.B.-
	JP	LDS163	
LDS62C:	BIT	4,A	; 2.C.-
	JP	NZ,LDSTZ	; 2.D.-
	INC	DE	
	LD	(RPC),DE	
	CALL	INDEX	
	JP	LDS163	
LDSTZ :	CALL	EXTEN	
	JP	LDS163	
LDSTW :	CALL	INM16	
LDS163:	LD	A,(POST)	; 3.-
	BIT	5,A	
	JP	NZ,LDS164	
	BIT	4,A	
	JP	NZ,LDS164	
	BIT	Ø,A	
	JP	NZ,NODEF	; 3.B.-
LDS164:	BIT	Ø,A	; 3.A.1.-
	JP	NZ,LDS165	
	LD	DE,(DIREF)	; 3.A.1.A.-
	LD	(RTRQ),DE	
	JP	LDS3A2	
LDS165:	LD	DE,(LDRTRQ)	; 3.A.1.B.-
	LD	(DIREF),DE	
LDS3A2:	LD	A,(CC)	; 3.A.2.-
	AND	A,ØFLH	

	LD	BC,(LDRTRO)
	BIT	7,B
	JP	Z,LDS3A3
	SET	3,A
LDS3A3:	LD	HL,00H
	ADD	HL,BC
	JP	NZ,LDS3A4
	SET	2,A
LDS3A4:	LD	(CC),A
	RET	

;NOTA: Registro = Etiqueta "LDRTRO"

;;;;;;;;;;;;;;;

; PSEUDO-CODIGO
; (PAGE3)

7/x/82

; Inicio
; 1.- Posbyte := Memoria (PC)
; 2.- PC := PC + 1
; 3.- Clasifica postbyte entre :
; A.- 1 1 1 1 1 1 1 1 : SWI3
; B.- 1 0 X X Ø Ø 1 1 : CMPUS
; C.- 1 0 X X 1 1 Ø Ø : CMPUS
; D.- OTROS : NODEF
;
; Fin
;.....
;

CODIGO
; (PAGE3)

6/x/83

PAGE3 : LD DE,(RPC) ; 1.-
LD A,(DE)
INC DE ; 2.-
LD (RPC),DE
LD B,A ; 3.-
BIT 7,B
JP Z,PAG33A
BIT 6,B ; 3.B.-
JP NZ,PAG33D
BIT 3,B
JP NZ,PAG33C
BIT 2,B
JP NZ,PAG33D
BIT 1,B
JP Z,PAG33D
BIT Ø,B
JP Z,PAG33D
JP CMPUS

PAG33A: BIT 6,B ; 3.A.-
JP NZ, PAG33D
XOR A,3FH
JP NZ,PAG33D
JP SWI3
PAG33C: BIT 2,B ; 3.C.-
JP Z,PAG33D
BIT 1,B
JP NZ,PAG33D
BIT 0,B
JP NZ,PAG33D
JP CMpus
PAG33D: JP NODEF ; 3.D.-

;:::::::::::::::::::
; PSEUDO-CODIGO 7/X/82
; . . (SWI3)

; Inicio
; 1.- Registro Temp. : = 0FFF2H
; 2.- Ejecuta (SW)
; Fin
;.....
; CODIGO 6/X/83
; . . (SWI3)

REGINT; DS 2
SWI3 : LD DE,0FFF2H ; 1.-
LD (REGINT),DE
JP SW ; 2.-

;:::::::::::::::::::
; PSEUDO-CODIGO 7/X/82
; . . (CMpus)

; Inicio
; 1.- Si bit 3 : = Ø (Postbyte)
; A.- Entonces; Registro : = Stack "U"
; B.- De lo contrario; Registro : = Stack "S"
; 2.- Ejecuta (CMP16)
; Fin
;.....

; CODIGO 6/X/83
; (CMPUS)

CMPUS : LD A,(CODINS) ; 1.-
BIT 3,A
JP NZ,CMPUSB
LD BC,(US) ; 1.A.-
LD (RTRO),BC
JP CMP16 ; 2.-
CMPUSB: LD BC,(RSP) ; 1.B.-
LD (RTRO),BC
JP CMP16 ; 2.-

; PSEUDO-CODIGO 7/X/82
; (NOP)

; Inicio
; 1.- Ejecuta "NOP" (Z-80)
; Fin
;.....

; CODIGO 6/X/83
; (NOP)

NOPC : NOP ; 1.-
RET

; PSEUDO-CODIGO

7/X/82

; (SYNC)

; Inicio

; 1.- Fin : = Falso

; 2.- Repite

; A.- Si tecla oprimida

; 1.- Entonces; Fin : = Verdadero

; 3.- Hasta Fin : = Verdadero

; Fin

;.....

; CODIGO

31/X/83

; (SYNC)

FIN5 : DS 1

SYNC : LD A,Ø ; 1.-

LD (FIN5),A

SYNC1 : LD C,ØBH ; 2.-

CALL CDOS

BIT Ø,A ; 2.A.-

JP Z,SYNC1

LD (FIN5),A ; 2.A.1.-

RET ; 3.-

;.....

; PSEUDO-CODIGO

8/X/82

; (LBSR)

; Inicio

; 1.- SP' : = SP - 1, (SP) : = PCL

; 2.- SP' : = SP - 1, (SP) : = PCH

; 3.- PC : = PC + (Mem. (PC + 1), Mem. (PC))--11

; Fin

;.....

- 269 -

; CODIGO
; (LBSR)

7/X/83

LBSR : LD DE,(RSP) ; 1.-
DEC DE
LD HL,DE
LD (RSP),DE
LD DE,RPC
LD A,(DE)
LD BC,DE
LD DE,(RSP)
LD (DE),A
DEC HL ; 2.-
INC BC
LD (RSP),HL
LD A,(BC)
LD (HL),A
LD DE,(RPC) ; 3.-
LD A,(DE)
LD L,A
INC DE
LD A,(DE)
LD H,A
DEC DE
DEC DE
ADD HL,DE
LD (RPC),HL
RET

:::::::::::::::::::
; PSEUDO-CODIGO
; (DAAC)
;
; Inicio

8/X/82

- ; 1.- Ejecuta "DAA" (Z-80)
- ; 2.- Bandera (N, Z, y C) del 6809 : = Banderas (S, Z y C)
del Z-80

; Fin

; CODIGO 7/X/83
; (DAAC)

DAAC	:	LD	A,(ACCA)	;	1.-
		DAA			
		LD	(ACCA),A		
		PUSH	AF	;	2.-
		LD	A,(CC)		
		AND	A, \emptyset F2H		
		POP	BC		
		BIT	\emptyset ,C		
		JP	Z,DAA1		
		SET	\emptyset ,A		
DAA1	:	BIT	6,C		
		JP	Z,DAA2		
		SET	2,A		
DAA2	:	BIT	7,C		
		JP	Z,DAA3		
		SET	3,A		
DAA3	:	LD	(CC),A		
		RET			

; PSEUDO-CODIGO 8/X/82
; (ORCC)

```
; Inicio  
;     1.- Byte : = Memoria (PC)  
;     2.- PC : = PC + 1
```

; 3.- Cy : = Byte (Ø) or Cy
; 4.- V : = Byte (1) or V
; 5.- Z : = Byte (2) or Z
; 6.- N : = Byte (3) or N
; 7.- I : = Byte (4) or I
; 8.- H : = Byte (5) or H
; 9.- F : = Byte (6) or F
; 10.- E : = Byte (7) or E
; Fin

;
; CODIGO
; (ORCC)

7/X/83

ORCC :	LD	DE,(RPC)	; 1.-
	LD	A,(DE)	
	INC	DE	; 2.-
	LD	(RPC),DE	
	LD	B,A	
	LD	A,(CC)	; 3.-
	BIT	Ø,A	
	JP	NZ,ORCC8	
	BIT	Ø,B	
	JP	NZ,ORCC8	
	JP	ORCC9	
ORCC8:	SET	Ø,A	
ORCC9:	BIT	1,A	; 4.-
	JP	NZ,ORCC1Ø	
	BIT	1,B	
	JP	NZ,ORCC1Ø	
	JP	ORCC11	
ORCC1Ø:	SET	1,A	
ORCC11:	BIT	2,A	; 5.-
	JP	NZ,ORCC12	
	BIT	2,B	

	JP	NZ,ORCC12
	JP	ORCC13
ORCC12:	SET	2,A
ORCC13:	BIT	3,A ; 6.-
	JP	NZ,ORCC14
	BIT	3,B
	JP	NZ,ORCC14
	JP	ORCC15
ORCC14:	SET	3,A
ORCC15:	BIT	4,A ; 7.-
	JP	NZ,ORCC16
	BIT	4,B
	JP	NZ,ORCC16
	JP	ORCC17
ORCC16:	SET	4,A
ORCC17:	BIT	5,A ; 8.-
	JP	NZ,ORCC18
	BIT	5,B
	JP	NZ,ORCC18
	JP	ORCC19
ORCC18:	SET	5,A
ORCC19:	BIT	6,A ; 9.-
	JP	NZ,ORCC20
	BIT	6,B
	JP	NZ,ORCC20
	JP	ORCC21
ORCC20:	SET	6,A
ORCC21:	BIT	7,A ; 10.-
	JP	NZ,ORCC22
	BIT	7,B
	JP	NZ,ORCC22
	JP	ORCC23
ORCC22:	SET	7,A
ORCC23:	LD	(CC),A ; 11.-

RET

;:::::::::::::::::::::::::::::::::::
; PSEUDO-CODIGO 8/X/82
; (ANDCC)

; Inicio
; 1.- Byte : = Memoria (PC)
; 2.- PC = PC + 1
; 3.- Cy : = Byte (\emptyset) and Cy
; 4.- V : = Byte (1) and V
; 5.- Z : = Byte (2) and Z
; 6.- N : = Byte (3) and N
; 7.- I : = Byte (4) and I
; 8.- H : = Byte (5) and H
; 9.- F : = Byte (6) and F
; 10.- E : = Byte (7) and E

; Fin

;.....
; CODIGO 7/X/83
; (ANDCC)

ANDCC :	LD	DE,(RPC)	;	1.-	
	LD	A,(DE)			
	INC	DE		;	2.-
	LD	(RPC),DE			
	LD	B,A			
	LD	A,(CC)		;	3.-
	BIT	\emptyset ,A			
	JP	Z,ANDCC3			
	BIT	\emptyset ,B			
	JP	Z,ANDCC3			
	SET	\emptyset ,A			
	JP	ANDCC4			

ANDCC3:	RES	Ø,A	
ANDCC4:	BIT	1,A	; 4.-
	JP	Z,ANDC4A	
	BIT	1,B	
	JP	Z,ANDC4A	
	SET	1,A	
	JP	ANDC5	
ANDC4A:	RES	1,A	
ANDC5 :	BIT	2,A	; 5.-
	JP	Z,ANDC5A	
	BIT	2,B	
	JP	Z,ANDC5A	
	SET	2,A	
	JP	ANDC6	
ANDC5A:	RES	2,A	
ANDC6 :	BIT	3,A	; 6.-
	JP	Z,ANDC6A	
	BIT	3,B	
	JP	Z,ANDC6A	
	SET	3,A	
	JP	ANDC7	
ANDC6A:	RES	3,A	
ANDC7 :	BIT	4,A	; 7.-
	JP	Z,ANDC7A	
	BIT	4,B	
	JP	Z,ANDC7A	
	SET	4,A	
	JP	ANDC8	
ANDC7A:	RES	4,A	
ANDC8 :	BIT	5,A	; 8.-
	JP	Z,ANDC8A	
	BIT	5,B	
	JP	Z,ANDC8A	
	SET	5,A	

	JP	ANDC9
ANDC8A:	RES	5,A
ANDC9 :	BIT	6,A ; 9.-
	JP	Z, ANDC9A
	BIT	6,B
	JP	Z, ANDC9A
	SET	6,A
	JP	ANDC1Ø
ANDC9A:	RES	6,A
ANDC1Ø:	BIT	7,A ; 10.-
	JP	Z, ANDC1ØA
	BIT	7,B
	JP	Z, ANDC1ØA
	SET	7,A
	JP	AND11
ANDC1ØA:	RES	7,A
AND11 :	LD	(CC),A
		RET

;:::::::::::::::::::
; PSEUDO-CODIGO 8/X/82
;
; (SEX)

; Inicio
;
; 1.- Si bit 7 del Acumulador "B" : = 1
;
; A.- Entonces; Acumulador "A" : = ØFFH
;
; B.- De lo contrario; Acumulador "A" : = ØØH
;
; 2.- Acumulador "D" : = ACCA : ACCB
;
; 3.- Si bit 15 de ACCD : = 1
;
; A.- Entonces; Bandera (N) : = 1
;
; 4.- Si Acumulador "D" : = Ø
;
; A.- Entonces; Bandera (Z) : = 1
;
; Fin
;.....

— 276 —

; CODIGO
;

7/X/83

(SEX)

SEX	:	LD A,(ACCB)	; 1.-
		LD B,A	
		BIT 7,B	
		JP Z,SEX1	
		LD A,0FFH	; 1.A.-
		JP SEXW	
SEX1	:	LD A,Ø	; 1.B.-
SEXW	:	LD (ACCA),A	
		LD D,A	; 2.-
		LD A,(ACCB)	
		LD E,A	
		LD (ACCD),DE	
		BIT 7,D	; 3.-
		JP Z,SEX2	
		LD A,(CC)	; 3.A.-
		SET 3,A	
		LD (CC),A	
SEX2	:	LD HL,Ø	; 4.-
		ADD HL,DE	
		JP Z,SEX3	
		SET 2,A	; 4.A.-
		LD (CC),A	
SEX3	:	RET	

;;;

; PSEUDO-CODIGO
;

8/X/82

(EXGTFR)

; Inicio
; 1.- Postbyte : = Memoria (PC)
; 2.- PC : = PC + 1

; 3.- Clasifica Postbyte entre (Reg. # 1 : =) :

; A.- Ø Ø Ø Ø X X X X : ACCD

; B.- Ø Ø Ø 1 X X X X : X

; C.- Ø Ø 1 Ø X X X X : Y

; D.- Ø Ø 1 1 X X X X : US

; E.- Ø 1 Ø Ø X X X X : SF

; F.- Ø 1 Ø 1 X X X X : PC

; G.- 1 Ø Ø Ø X X X X : A

; H.- 1 Ø Ø 1 X X X X : B

; I.- 1 Ø 1 Ø X X X X : CC

; J.- 1 Ø 1 1 X X X X : DP

; K.- OTROS : Ejecuta (NODEF)

; 4.- Clasifica Postbyte entre (Reg. # 2 : =) :

; A.- X X X X Ø Ø Ø Ø : ACCD

; B.- X X X X Ø Ø Ø Ø : X

; C.- X X X X Ø Ø 1 Ø : Y

; D.- X X X X Ø Ø 1 1 : US

; E.- X X X X Ø 1 Ø Ø : SF

; F.- X X X X Ø 1 Ø 1 : PC

; G.- X X X X 1 Ø Ø Ø : A

; H.- X X X X 1 Ø Ø 1 : B

; I.- X X X X 1 Ø 1 Ø : CC

; J.- X X X X 1 Ø 1 1 : DP

; K.- OTROS : Ejecuta (NODEF)

; 5.- Si tamaño de Reg. # 1 : = tamaño de Reg. # 2

; A.- Entonces:

; 1.- Reg. Temp. # 1 : = Registro # 1

; 2.- Reg. Temp. # 2 : = Registro # 2

; B.- De lo contrario indica ERROR

; 6.- Si bit Ø del código de instrucción : = Ø

; A.- Entonces:

; 1.- Reg. # 2 : = Reg. Temp. # 1

; 2.- Reg. # 1 : = Reg. Temp. # 2

; B.- De lo contrario:

; 1.- Reg. # 2 : = Reg. Temp. # 1

; Fin

;.....

; CODIGO 8/X/83
; (EXGTFR)

OCHO : DS 1

EXGTFR: LD DE, (RPC) ; 1.-

LD A, (DE)

INC DE ; 2.-

LD (RPC), DE

BIT 7,A ; 3.-

JP NZ, EXG3G

BIT 6,A

JP NZ, EXG3E

BIT 5,A

JP NZ, EXG3C

BIT 4,A

JP NZ, EXG3B

LD DE, ACCD ; 3.A.-

JP EXG4

EXG3B : LD DE, RIX ; 3.B.-

JP EXG4

EXG3C : BIT 4,A ; 3.C.-

JP NZ, EXG3D

LD DE, RIY

JP EXG4

EXG3D : LD DE, US ; 3.D.-

JP EXG4

EXG3E : BIT 5,A ; 3.E.-

JP NZ, EXG3K

BIT 4,A

JP NZ, EXG3F

LD DE, (RSP)

	JP	EXG4	
EXG3F :	LD	DE, RPC	; 3.F.-
	JP	EXG4	
EXG3G :	BIT	6,A	; 3.G.-
	JP	NZ, EXG3K	
	BIT	5,A	
	JP	NZ, EXG3I	
	BIT	4,A	
	JP	NZ, EXG3H	
	LD	DE, ACCA	
	JP	EXG4	
EXG3H :	LD	DE, ACCB	; 3.H.-
	JP	EXG4	
EXG3I :	BIT	4,A	; 3.I.-
	JP	NZ, EXG3J	
	LD	DE, CC	
	JP	EXG4	
EXG3J :	LD	DE, DP	; 3.J.-
	JP	EXG4	
EXG3K :	JP	NODEF	; 3.K.-
EXG4 :	BIT	3,A	; 4.-
	JP	NZ, EXG4G	
	BIT	2,A	
	JP	NZ, EXG4E	
	BIT	1,A	
	JP	NZ, EXG4C	
	BIT	∅,A	
	JP	NZ, EXG4B	
	LD	HL, ACCD	; 4.A.-
	JP	EXG5	
EXG4B :	LD	HL, RIX	; 4.B.-
	JP	EXG5	
EXG4C :	BIT	∅,A	; 4.C.-
	JP	NZ, EXG4D	

	LD	HL, RIY	
	JP	EXG5	
EXG4D :	LD	HL, US	; 4.D.-
	JP	EXG5	
EXG4E :	BIT	1,A	; 4.E.-
	JP	NZ, EXG4K	
	BIT	Ø,A	
	JP	NZ, EXG4F	
	LD	HL, (RSP)	
	JP	EXG5	
EXG4F :	LD	HL, RPC	; 4.F.-
	JP	EXG5	
EXG4G :	BIT	2,A	; 4.G.-
	JP	NZ, EXG4K	
	BIT	1,A	
	JP	NZ, EXG4I	
	BIT	Ø,A	
	JP	NZ, EXG4H	
	LD	HL, ACCA	
	JP	EXG5	
EXG4H :	LD	HL, ACCB	; 4.H.-
	JP	EXG5	
EXG4I :	BIT	Ø,A	; 4.I.-
	JP	NZ, EXG4J	
	LD	HL, CC	
	JP	EXG5	
EXG4J :	LD	HL, DP	; 4.J.-
	JP	EXG5	
EXG4K :	JP	NODEF	; 4.K.-
EXG5 :	BIT	7,A	; 5.-
	JP	NZ, EXG55	
	BIT	3,A	
	JP	Z, EXG5AA	
	JP	ERROR	; 5.B.-

EXG55 : BIT 3,A
JP NZ, EXG5AB
JP ERROR ; 5.B.-
EXG5AA: LD A, ØFFH
LD (OCHO), A
JP EXG5A1
EXG5AB: LD A, Ø
LD (OCHO), A
EXG5A1: LD BC, (RPC) ; 6.-
DEC BC
DEC BC
LD A, (BC)
BIT Ø, A
JP NZ, EXG6B ; 6.A.-
EXG6A4: LD A, (HL)
LD B, A
LD A, (DE)
LD (HL), A
LD A, B
LD (DE), A
LD A, (OCHO)
JP NZ, EXG6A3
RET
EXG6A3: INC DE
INC HL
LD A, Ø
LD (OCHO), A
JP EXG6A4
EXG6B : LD A, (DE) ; 6.B.-
LD (HL), A
LD A, (OCHO)
JP NZ, EXG6B1
RET
EXG6B1: INC DE

```
        INC      HL
        LD       A,(DE)
        LD       (HL),A
        RET
```

;:::

; PSEUDO-CODIGO

8/X/82

; (GRUPO2)

; Inicio

; 1.- Registro Temporal : = Memoria (PC)

; 2.- PC : = PC + 1

; 3.- Clasifica código de instrucción para asignar Condición:

; A.- X X X X Ø Ø Ø X : Condición : = Ø

; B.- X X X X Ø Ø 1 X : Condición : = C or Z

; C.- X X X X Ø 1 Ø X : Condición : = C (Carry)

; D.- X X X X Ø 1 1 X : Condición : = Z (Cero)

; E.- X X X X 1 Ø Ø X : Condición : = V (Overflow)

; F.- X X X X 1 Ø 1 X : Condición : = N (Negativo)

; G.- X X X X 1 1 Ø X : Condición : = N or exc. V

; H.- X X X X 1 1 1 X : Condición : = (N or exc. V)
or Z

; 4.- Si bit Ø del código de instrucción : = Ø

; A.- Entonces; Condición : = Condición negada

; 5.- Si Condición : = 1

; A.- Entonces; PC : = PC + Reg. Temp. - 2

; Fin

;.....

; CODIGO

10/X/83

(GRUPO2)

REGTE2: DS 1

GRUPO2: LD DE,(RPC) ; 1.-

LD A,(DE)
LD (REGTE2),A
INC DE ; 2.-
LD (RPC),DE
LD A,(CODINS) ; 3.-
LD B,A
LD A,(CC)
BIT 3,B
JP NZ,GRU23E
BIT 2,B
JP NZ,GRU23C
BIT 1,B
JP NZ,GRU23B
LD A, \emptyset ; 3.A.-
LD (CONDIC),A
JP GRU24
GRU23B; BIT \emptyset ,A ; 3.B.-
JP NZ,GRU21
BIT 2,A
JP NZ,GRU21
GRU22 : LD A, \emptyset
LD (CONDIC),A
JP GRU24
GRU21 : LD A,1
LD (CONDIC),A
JP GRU24
GRU23C: BIT 1,B ; 3.C.-
JP NZ,GRU23D
BIT \emptyset ,A
JP NZ,GRU21
JP GRU22
GRU23D: BIT 2,A ; 3.D.-
JP NZ,GRU21
JP GRU22

GRU23E:	BIT	2,B	; 3.E.-
	JP	NZ,GRU23G	
	BIT	1,B	
	JP	NZ,GRU23F	
	BIT	1,A	
	JP	NZ,GRU21	
	JP	GRU22	
GRU23F:	BIT	3,A	; 3.F.-
	JP	NZ,GRU21	
	JP	GRU22	
GRU23G:	BIT	1,B	; 3.G.-
	JP	NZ,GRU23H	
	BIT	3,A	
	JP	NZ,GRU23	
	BIT	1,A	
	JP	NZ,GRU21	
	JP	GRU22	
GRU23 :	BIT	1,A	
	JP	NZ,GRU22	
	JP	GRU21	
GRU23H:	BIT	3,A	; 3.H.-
	JP	NZ,GRU2B	
	BIT	1,A	
	JP	NZ,GRU2C	
GRU2E :	LD	C,Ø	
	JP	GRU2D	
GRU2B :	BIT	1,A	
	JP	NZ,GRU2E	
GRU2C :	LD	C,1	
GRU2D :	BIT	Ø,C	
	JP	NZ,GRU21	
	BIT	2,A	
	JP	NZ,GRU21	
	JP	GRU22	

```
GRU24 : BIT    Ø,B      ; 4.-  
        JP     NZ,GRU25  
        CPL    A  
GRU25 : BIT    Ø,A      ; 5.-  
        JP     NZ,GRU25A  
        RET  
GRU25A: LD     DE,(RPC)  
        DEC    DE  
        DEC    DE  
        LD     HL,(REGTE2)  
        ADD    HL,DE  
        LD     (RPC),HL  
        RET
```

;:::::::::::::::::::::::::::::::::::
; PSEUDO-CODIGO 8/X/82
; (GRUPO3)

; Inicio
; 1.- Clasifica código de instrucción entre (instrucciones):
; A.- X X X X Ø Ø X X : LEA
; B.- X X X X Ø 1 X Ø : PSH
; C.- X X X X Ø 1 X 1 : PUL
; D.- X X X X 1 Ø Ø 1 : RTS
; E.- X X X X 1 Ø 1 Ø : ABX
; F.- X X X X 1 Ø 1 1 : RTI
; G.- X X X X 1 1 Ø Ø : CWAI
; H.- X X X X 1 1 Ø 1 : MUL
; I.- X X X X 1 1 1 1 : SWI
; J.- OTROS : NODEF
;
; Fin

.....
; CODIGO 10/X/83

(GRUPO3)

GRUPO3: BIT 3,A ; 1.-
JP NZ, GRUP3D
BIT 2,A
JP NZ, GRP3BC
JP LEA ; 1.A.-
GRP3BC: BIT Ø,A
JP Z, PSH ; 1.B.-
JP PUL ; 1.C.-
GRUP3D: BIT 2,A
JP NZ, GP3GHI
BIT 1,A
JP NZ, GRP3EF
BIT Ø,A
JP Z, NODEF ; 1.J.-
JP RTS ; 1.D.-
GRP3EF: BIT Ø,A
JP Z, ABX ; 1.E.-
JP RTI ; 1.F.-
GP3GHI: BIT 1,A
JP NZ, GRUP3I
BIT Ø,A
JP Z, CWAI ; 1.G.-
JP MUL
GRUP3I: BIT Ø,A
JP NZ, SWI ; 1.I.-
JP NODEF

;:::::::::::::::::::
; PSEUDO-CODIGO 8/X/32
; ; (LEA)

; Inicio

```

; 1.- Clasifica Código de inst. entre (Registro):
;     A.- X X X X X X Ø Ø : Registro := Indice "X"
;     B.- X X X X X X Ø 1 : Registro := Indice "Y"
;     C.- X X X X X X 1 Ø : Registro := Stack "S"
;     D.- X X X X X X 1 1 : Registro := Stack "U"
; 2.- Ejecuta Rutina (INDEX)
; 3.- Registro := Dirección Efectiva
; 4.- Si bit 1 y bit Ø de Código de Inst. : 1Ø o 11
;     A.- Entonces; Banderas no afectadas
;     B.- De lo contrario:
;         1.- Si Registro := Ø
;             A.- Entonces; Bandera (Z) := 1
; ; Fin
; ..... CODIGO (LEA) 10/X/83
;
```

RETRO :	DS	2		
LEA :	BIT	1,A	;	1.-
	JP	NZ,LEALC		
	BIT	Ø,A		
	JP	NZ,LEALB		
	LD	DE,RIX	;	1.A..
	LD	(RETRO),DE		
	JP	LEA2		
LEALB :	LD	DE,RIY	;	1.B..
	LD	(RETRO),DE		
	JP	LEA2		
LEALC :	BIT	Ø,A		
	JP	NZ,LEALD		
	LD	DE,RSP	;	1.C..
	LD	(RETRO),DE		
	JP	LEA2		
LEALD :	LD	DE,US	;	1.D..

	LD	(RETRO),DE	
LEA2 :	CALL	INDEX	; 2.-
	LD	DE,DIREF	; 3.-
	LD	A,(DE)	
	LD	C,A	
	INC	DE	
	LD	A,(DE)	
	LD	B,A	
	LD	DE,(RETRO)	
	LD	A,C	
	LD	(DE),A	
	INC	DE	
	LD	A,B	
	LD	(DE),A	
	LD	A,(CODINS)	; 4.-
	BIT	1,A	
	JP	NZ,LEA4A	; 4.A.-
	LD	HL, \emptyset	
	ADD	HL,DE	
	JP	NZ,LEA4A	
	LD	A,(CC)	; 4.B.1.A.-
	SET	2,A	
	LD	(CC),A	
LEA4A :	RET		

;:::::::::::::::::::::::::::
; PSEUDO-CODIGO 11/X/82
; : (PSH)

```
; Inicio
;    1.- Si bit 1 de C6digo de Inst. : = ø
;          A.- Entonces; Registro : = Stack "S"
;          B.- De lo contrario; Registro : = Stack "U"
;    2.- Postbyte : = Memoria (PC)
```

; 3.- PC := PC + 1
; 4.- Clasifica Postbyte entre (Registro por salvar):
; A.- 1 X X X X X X X : Reg. := Reg. - 1; Mem. (REG)
; : = PCL, Reg. := Reg. - 1; Mem. (REG) := PCH
; B.- X 1 X X X X X X : Reg. := Reg. - 1; Mem. (REG)
; : = SL, Reg. := Reg. - 1; Mem. (REG) := SH
; C.- X X 1 X X X X X : Reg. := Reg. - 1; Mem. (REG)
; : = IYL, Reg. := Reg. - 1; Mem. (REG) := IYH
; D.- X X X 1 X X X X : Reg. := Reg. - 1; Mem. (REG)
; : = IXL, Reg. := Reg. - 1; Mem. (REG) := IXH
; E.- X X X X 1 X X X : Reg. := Reg. - 1; Mem. (REG)
; : = DP
; F.- X X X X X 1 X X : Reg. := Reg. - 1; Mem. (REG)
; : = ACCB
; G.- X X X X X X 1 X : Reg. := Reg. - 1; Mem. (REG)
; : = ACCA
; H.- X X X X X X X 1 : Reg. := Reg. - 1; Mem. (REG)
; : = CC
; 5.- Actualiza Stack (U o S)
; Nota.- SL = Parte baja del Stack (U o S)
; SH = Parte alta del Stack (U o S)
; Fin
;
; CODIGO
; (PSH) 14/X/83

PSH	:	BIT	1,A	;	1.-
		JP	NZ,PSH1B		
		LD	DE,(RSP)	;	1.A.-
		LD	L, \emptyset		
		JP	PSH2		
PSH1B	:	LD	DE,(US)	;	1.B.-
		LD	L, \emptyset FFH		
PSH2	:	LD	BC,(RPC)	;	2.-

LD A,(BC)
INC BC ; 3.-
LD (RPC),BC
LD H,A ; Salva Postbyte
BIT 7,H ; 4.-
JP Z,PSH4B
DEC DE ; 4.A.-
LD A,C
LD (DE),A
DEC DE
LD A,B
LD (DE),A
PSH4B : BIT 6,H ; 4.B.-
JP Z,PSH4C
DEC DE
BIT Ø,L
JP NZ,PSH4B2
LD BC,(US)
PSH4B1: LD A,C
LD (DE),A
DEC DE
LD A,B
LD (DE),A
JP PSH4C
PSH4B2: LD BC,(RSP)
JP PSH4B1
PSH4C : BIT 5,H ; 4.C.-
JP Z,PSH4D
DEC DE
LD BC,(RIY)
LD A,C
LD (DE),A
DEC DE
LD A,B

	LD	(DE),A	
PSH4D :	BIT	4,H	; 4.D.-
	JP	Z,PSH4E	
	DEC	DE	
	LD	BC,(RIX)	
	LD	A,C	
	LD	(DE),A	
	DEC	DE	
	LD	A,B	
	LD	(DE),A	
PSH4E :	BIT	3,H	; 4.E.-
	JP	Z,PSH4F	
	DEC	DE	
	LD	BC,DP	
	LD	A,(BC)	
	LD	(DE),A	
PSH4F :	BIT	2,H	; 4.F.-
	JP	Z,PSH4G	
	DEC	DE	
	LD	BC,ACCB	
	LD	A,(BC)	
	LD	(DE),A	
PSH4G :	BIT	1,H	; 4.G.-
	JP	Z,PSH4H	
	DEC	DE	
	LD	BC,ACCA	
	LD	A,(BC)	
	LD	(DE),A	
PSH4H :	BIT	Ø,H	; 4.H.-
	JP	Z,PSH5	
	DEC	DE	
	LD	BC,CC	
	LD	A,(BC)	
	LD	(DE),A	

```
PSH5 : BIT    $,L      ; 5.-  
        JP     NZ,PSH5A  
        LD     (RSP),DE  
        RET  
PSH5A : LD     (US),DE  
        RET
```

;:::::::::::::::::::::::::::::::::::
; PSEUDO-CODIGO 11/X/82
; (PUL)

; Inicio
; 1.- Si bit 1 de Código de Inst. : = Ø
; A.- Entonces; Registro : = Stack "S"
; B.- De lo contrario; Registro : = Stack "U"
; 2.- Postbyte : = Memoria (PC)
; 3.- PC : = PC + 1
; 4.- Clasifica Postbyte entre (Registro por sacar):
; A.- X X X X X X X 1 : CC : = Mem. (REG), Registro :
; = REG. + 1
; B.- X X X X X X 1 X : ACCA : = Mem. (REG), Registro
; : = REG. + 1
; C.- X X X X X 1 X X : ACCB : = Mem. (REG), Registro
; : = REG. + 1
; D.- X X X X 1 X X X : DP : = Mem. (REG), Registro :
; = REG. + 1
; E.- X X X 1 X X X X : IXH : = Mem. (REG), Registro :
; : = REG. + 1, IXL : = Mem. (REG), Registro : =
; REG. + 1
; F.- X X 1 X X X X X : IYH : = Mem. (REG), Registro :
; : = REG. + 1, IYL : = Mem. (REG), Registro : =
; REG. + 1
; G.- X 1 X X X X X X : SH : Mem. (REG), Registro : =
; REG. + 1, SL : = Mem. (REG), Registro : = REG.

;
; + 1
; H.- 1 X X X A A X : PCH : = Mem. (REG), Registro :
; = REG. + 1, PCL : = Mem. (REG), Registro : =
; REG. + 1
; 5.- Actualiza Stack (U o S)
; Nota.- SH = Parte alta del Stack (U o S)
; SL = Parte baja del Stack (U o S)
; Fin
;.....
; CODIGO 14/X/83
; (PUL)

PUL	:	BIT	1,A	; 1.-
		JP	NZ,PUL1B	
		LD	DE,(RSP)	; 1.A.-
		LD	L,Ø	
		JP	PUL2	
PUL1B	:	LD	DE,(US)	; 1.B.-
		LD	L,ØFFH	
PUL2	:	LD	BC,(RPC)	; 2.-
		LD	A,(BC)	
		INC	BC	
		LD	(RPC),BC	; 3.-
		LD	H,A	
		BIT	Ø,H	; 4.-
		JP	Z,PUL4B	
PUL4A	:	LD	A,(DE)	; 4.A.-
		LD	(CC),A	
		INC	DE	
PUL4B	:	BIT	1,H	; 4.B.-
		JP	Z,PUL4C	
		LD	A,(DE)	
		LD	(ACCA),A	
		INC	DE	

PUL4C :	BIT	2,H	; 4.C.-
	JP	Z,PUL4D	
	LD	A,(DE)	
	LD	(ACCB),A	
	INC	DE	
PUL4D :	BIT	3,H	; 4.D.-
	JP	Z,PUL4E	
	LD	A,(DE)	
	LD	(DP),A	
	INC	DE	
PUL4E :	BIT	4,H	; 4.E.-
	JP	Z,PUL4F	
	LD	A,(DE)	
	LD	B,A	
	INC	DE	
	LD	A,(DE)	
	LD	C,A	
	LD	(RIX),BC	
	INC	DE	
PUL4F :	BIT	5,H	; 4.F.-
	JP	Z,PUL4G	
	LD	A,(DE)	
	LD	B,A	
	INC	DE	
	LD	A,(DE)	
	LD	C,A	
	LD	(RIY),BC	
	INC	DE	
PUL4G :	BIT	6,H	; 4.G.-
	JP	Z,PUL4H	
	LD	A,(DE)	
	LD	B,A	
	INC	DE	
	LD	A,(DE)	

```
LD      C,A
BIT    Ø,L
JP     NZ,PUL4G1
LD     (RSP),BC
JP     PUL4H
PUL4G1: LD     (US),BC
PUL4H : BIT    7,H      ; 4.H.-
          JP     Z,PUL5
          LD     A,(DE)
          LD     B,A
          INC   DE
          LD     A,(DE)
          LD     C,A
          LD     (RPC),BC
PUL5  : BIT    Ø,L
          JP     NZ,PUL5A
          LD     (RSP),DE
          RET
PUL5A : LD     (US),DE
          RET
```

;;;
; PSEUDO-CODIGO 11/X/82
; (RTS)

; Inicio
; 1.- PCH := (SP), SP' := SP + 1
; 2.- PCL ; = (SP), SP' := SP + 1
; Nota-- SP = Apuntador de Stack Hardware
; Fin

.....
; CODIGO 14/X/83
; (RTS)

```
RTS    : LD      DE,(RSP)   ; 1.-  
        LD      A,(DE)  
        LD      C,A  
        INC     DE  
        LD      A,(DE)  
        LD      B,A  
        INC     DE  
        LD      (RSP),DE   ; 2.-  
        LD      (RPC),BC  
        RET
```

;;;;;;;;;;;;;;;;;;;
; PSEUDO-CODIGO 13/X/82
; (ABX)

; Inicio
; l.- IX' := IX + ACCB
: Fin
; Nota.- Suma binaria

.....
; CODIGO 31/X/83
; (ABX)

```
ABX    : LD      HL,(RIX)   ; 1.-  
        LD      BC,ACCB  
        LD      A,(BC)  
        LD      C,A  
        LD      B, $\emptyset$   
        ADD    HL,BC  
        LD      (RIX),HL  
        RET
```

;;;;;;;;;;;;;;;;;;;
; PSEUDO-CODIGO 13/X/82

(RTI)

; Inicio
; 1.- CC' : = (SP), SP' : = SP + 1
; 2.- Si bit 7 (E) de Memoria (CC) : = 1
; A.- Entonces:
; 1.- ACCA : = (SP), SP' : = SP + 1
; 2.- ACCB : = (SP), SP' : = SP + 1
; 3.- DP : = (SP), SP' : = SP + 1
; 4.- IXH : = (SP), SP' : = SP + 1
; 5.- IXL : = (SP), SP' : = SP + 1
; 6.- IYH : = (SP), SP' : = SP + 1
; 7.- IYL : = (SP), SP' : = SP + 1
; 8.- USH : = (SP), SP' : = SP + 1
; 9.- USL : = (SP), SP' : = SP + 1
; 10.- PCH : = (SP), SP' : = SP + 1
; 11.- PCL : = (SP), SP' : = SP + 1
; B.- De lo contrario:
; 1.- PCH : = (SP), SP' : = SP + 1
; 2.- PCL : = (SP), SP' : = SP + 1
; Fin
;
Nota.- Banderas recobradas del Stack "S"
;.....
; CODIGO
;

17/X/83

(RTI)

RTI	:	LD	DE,(RSP)	;	1.-
		LD	A,(DE)		
		LD	(CC),A		
		INC	DE		
		BIT	7,A	;	2.-
		JP	Z,RTI2B		
		LD	A,(DE)	;	2.A.1.-
		LD	(ACCA),A		

INC DE
LD A,(DE) ; 2.A.2.-
LD (ACCB),A
INC DE
LD A,(DE) ; 2.A.3.-
LD (DP),A
INC DE
LD A,(DE) ; 2.A.4.-
LD B,A
INC DE
LD A,(DE) ; 2.A.5.-
LD C,A
LD (RIX),BC
INC DE
LD A,(DE) ; 2.A.6.-
LD B,A
INC DE
LD A,(DE) ; 2.A.7.-
LD C,A
LD (RIY),BC
INC DE
LD A,(DE) ; 2.A.8.-
LD B,A
INC DE
LD A,(DE) ; 2.A.9.-
LD C,A
LD (US),BC
INC DE
RTI2B : LD A,(DE) ; 2.A.10.-
LD B,A
INC DE
LD A,(DE) ; 2.A.11.-
LD C,A
LD (RPC),BC

```
INC      DE
LD       (RSP),DE
RET
```

;:::

; PSEUDO-CODIGO

14/X/82

;(CWAI)

; Inicio

; 1.- Fin : = Falso
; 2.- Byte : = Memoria (PC)
; 3.- PC : = PC + 1
; 4.- CC' : = CC and Byte
; 5.- Bandera (E) : = 1
; 6.- SP' : = SP - 1, (SP) : = PCL
; 7.- SP' : = SP - 1, (SP) : = PCH
; 8.- SP' : = SP - 1, (SP) : = USL
; 9.- SP' : = SP - 1, (SP) : = USH
; 10.- SP' : = SP - 1, (SP) : = IYL
; 11.- SP' : = SP - 1, (SP) : = IYH
; 12.- SP' : = SP - 1, (SP) : = IXL
; 13.- SP' : = SP - 1, (SP) : = IXH
; 14.- SP' : = SP - 1, (SP) : = DP
; 15.- SP' : = SP - 1, (SP) : = ACCA
; 16.- SP' : = SP - 1, (SP) : = ACCB
; 17.- SP' : = SP - 1, (SP) : = CC
; 18.- Repite o llama Rutina SYNC

; Fin

; Nota.- Banderas afectadas de acuerdo a la opera---
; ción and.

;-----

; CODIGO

17/X/83

;(CWAI)

- 300 -

CWAI	:	LD	A,Ø	; 1.-
		LD	(FIN5),A	
		LD	DE,(RPC)	; 2.-
		LD	A,(DE)	
		INC	DE	; 3.-
		LD	(RPC),DE	
		LD	B,A	; 4.-
		LD	A,(CC)	
		AND	A,B	
		SET	7,A	; 5.-
		LD	(CC),A	
		LD	DE,(RSP)	; 6.-
		DEC	DE	
		LD	BC,(RPC)	
		LD	(DE),C	
		DEC	DE	
		LD	(DE),B	; 7.-
		DEC	DE	
		LD	BC,(US)	; 8.-
		LD	(DE),C	
		DEC	DE	
		LD	(DE),B	; 9.-
		DEC	DE	
		LD	BC,(RIY)	; 10.-
		LD	(DE),C	
		DEC	DE	
		LD	(DE),B	; 11.-
		DEC	DE	
		LD	BC,(RIX)	; 12.-
		LD	(DE),C	
		DEC	DE	
		LD	(DE),B	; 13.-
		DEC	DE	
		LD	A,(DP)	; 14.-

```
LD    (DE),A
DEC   DE
LD    A,(ACCA) ; 15.-.
LD    (DE),A
DEC   DE
LD    A,(ACCB) ; 16.-.
LD    (DE),A
DEC   DE
LD    A,(CC)    ; 17.-.
LD    (DE),A
LD    (RSP),DE
CALL  SYNC      ; 18.-.
RET
```

;:::::::::::::::::::::::::::::::::::
; PSEUDO-CODIGO 14/X/82
; (MUL)

; Inicio
; 1.- Banderas (C y Z) : = \emptyset
; 2.- M (7 : \emptyset) : = (ACCA)
; 3.- A (7 : \emptyset) : = (ACCB)
; 4.- A (15 : 8) : = \emptyset
; 5.- R (15 : \emptyset) : = \emptyset
; 6.- C : = 8
; 7.- Repite
; A.- M (7 : \emptyset) : = M (7 : \emptyset) / 2
; B.- Si existe residuo en división anterior; Entonces
; 1.- R (15 : \emptyset) : = R (15 : \emptyset) + A (15 : \emptyset)
; C.- A (15 : \emptyset) : = A (15 : \emptyset) * 2
; D.- C : = C - 1
; 8.- Hasta C : = \emptyset
; 9.- (ACCA) : = R (15 : 8)
; 10.- (ACCB) : = R (7 : \emptyset)

; 11.- Si bit 7 de ACCE : = 1; Entonces:
; A.- Bandera (C) : = 1
; 12.- Si ACCA y ACCB : = Ø, Entonces:
; A.- Bandera (Z) : = 1
; Fin.

; Nota.- A : = Registro Temporal

; CODIGO

17/X/83

; (MUL)

MUL	:	LD	A, (CC)	; 1.-
		AND	A, ØFAH	
		LD	(CC), A	
		LD	A, (ACCA)	; 2.-
		LD	C, A	
		LD	A, (ACCB)	; 3.-
		LD	B, Ø	; 4.-
		LD	HL, Ø	; 5.-
		LD	D, Ø8H	; 6.-
MUL7A	:	SRL	A	; 7.-
		JP	NC, MUL7C	
		ADD	HL, BC	; 7.B.-
MUL7C	:	SLA	C	; 7.C.-
		RL	B	
		DEC	D	; 7.D.-
		JP	NZ, MUL7A	; 8.-
		LD	A, L	; 9.-
		LD	(ACCB), A	
		LD	B, A	
		LD	A, H	; 10.-
		LD	(ACCA), A	
		BIT	7, B	; 11.-
		JP	Z, MUL12	
		LD	A, (CC)	

```
        SET      Ø,A
MULL2 : LD       DE,Ø          ; 12.- 
        ADD      HL,DE
        JP       NZ,MULL3
        SET      2,A
MULL3 : LD       (CC),A
        RET
```

;:::

; PSEUDO-CODIGO 14/X/82
; (SWI)

; Inicio
; 1.- Registro Temporal : = ØFFFFAH
; 2.- Banderas (I) y (F) : = Ø
; 3.- Ejecuta (SW)
; Fin

;.....

; CODIGO 18/X/83
; (SWI)

```
SWI    : LD       DE,ØFFFFAH   ; 1.- 
        LD       (REGINT),DE
        LD       A,(CC)       ; 2.- 
        RES    6,A
        RES    4,A
        LD       (CC),A
        JP       SW           ; 3.-
```

;:::

; PSEUDO-CODIGO 14/X/82
; (GRUPO4)

; Inicio

; 1.- Clasifica Código de Inst. entre (Operación):
; A.- X X X X Ø Ø 1 1 : SUB'AD
; B.- X X X X 1 1 Ø Ø : OPEIV
; C.- X X X X 1 1 Ø 1 : OPEV
; D.- X X X X 1 1 1 X : LDSTXU
; E.- OTROS : NODEF

; Fin

.....
; CODIGO 18/X/83
; (GRUPO4)

GRUPO4:	BIT	3,A	; 1.-
	JP	NZ,GP4BCD	
	BIT	2,A	
	JP	NZ,NODEF	; 1.E.-
	BIT	1,A	
	JP	Z,NODEF	; 1.E.-
	BIT	Ø,A	
	JP	NZ,SUB'AD	; 1.A.-
	JP	NODEF	; 1.E.-
GP4BCD:	BIT	2,A	
	JP	Z,NODEF	; 1.E.-
	BIT	1,A	
	JP	NZ,LDSTXU	; 1.D.-
	BIT	Ø,A	
	JP	Z,OPEIV	; 1.B.-
	JP	OPEV	; 1.C.-

:::::::
; PSEUDO-CODIGO 14/X/82
; (SUB'AD)

; Inicio
; 1.- Clasifica Código de Inst. entre (Direccionamientos):

SUB1AD:	BIT	5,A	;	1.-
	JP	NZ,SUB1C		
	BIT	4,A		
	JP	NZ,SUB1B		
	CALL	INM16	;	1.A.
	JP	SUB2		
SUB1B:	CALL	DIRECTO	;	1.B.
	JP	SUB2		
SUB1C:	BIT	4,A		
	JP	NZ,SUB1D		

	CALL	INDEX	; 1.C.-
	JP	SUB2	
SUB1D :	CALL	EXTEN	; 1.D.-
SUB2 :	LD	H,A	; 2.-
	LD	BC,(DIREF)	
	LD	A,(BC)	
	LD	E,A	
	INC	BC	
	LD	A,(BC)	
	LD	D,A	
	BIT	6,H	; 3.-
	JP	NZ,SUB3B	
	LD	HL,(ACCD)	
	LD	C, \emptyset	
	OR	A	
	SBC	HL,DE	; 3.A.-
	JP	NC,SUB3AA	
	LD	C, \emptyset FFH	
SUB3AA:	LD	(ACCD),HL	
	JP	SUB4	
SUB3B :	LD	HL,(ACCD)	; 3.B.-
	ADD	HL,DE	
	LD	C, \emptyset	
	JP	NC,SUB3BB	
	LD	C, \emptyset FFH	
SUB3BB:	LD	(ACCD),HL	
SUB4 :	LD	A,(CC)	; 4.-
	AND	A, \emptyset F \emptyset H	
	BIT	7,H	; 5.-
	JP	Z,SUB6	
	SET	3,A	; 5.A.-
SUB6 :	LD	BC, \emptyset	; 6.-
	ADD	HL,BC	
	JP	NZ,SUB7	

SET 2,A ; 6.A.-
LD (CC),A
SUB7 : LD A,H ; 7.-
AND A,80H
LD B,A
LD A,H
AND A,40H
SLA A
XOR A,B
JP Z,SUB8
LD A,(CC)
SET 1,A ; 7.A.-
LD (CC),A
SUB8 : BIT Ø,C ; 8.-
JP Z,SUB8A
LD A,(CC)
SET Ø,A ; 8.A.-
LD (CC),A
SUB8A : RET

;:::
; PSEUDO-CODIGO 14/X/82
; (OPEIV)

; Inicio
; 1.- Si bit 6 de Código de Inst. := Ø
; A.- Entonces; Ejecuta (CMPX)
; B.- De lo contrario; Ejecuta (LDSTD)
; Fin
;.....

; CODIGO 18/X/83
; (OPEIV)

OPEIV : BIT 6,A ; 1.-

JP Z,CMPX ; 1.A.-
JP LDSTD ; 1.B.-

;:::::::::::::::::::
; PSEUDO-CODIGO 14/X/82
;
; (CMPX)

; Inicio
; 1.- Registro : = Indice "X"
; 2.- Ejecuta (CMP16)
; Fin

;.....
; CODIGO 18/X/83
*; (CMPX)

CMPX : LD DE,(RIX) ; 1.-
LD (RTRO),DE
JP CMP16 ; 2.-

;:::::::::::::::::::
; PSEUDO-CODIGO 14/X/82
;
; (LDSTD)

; Inicio
; 1.- Registro : = Acumulador "D"
; 2.- Ejecuta (LDST16)
; Fin

;.....
; CODIGO 19/X/83
*; (LDSTD)

LDSTD : LD DE,ACCD ; 1.-
LD (LDRTRO),DE
JP LDST16 ; 2.-

; PSEUDO-CODIGO 15/X/82
; (OPEV)

; Inicio
; 1.- Clasifica Código de Inst. entre (instrucciones):
; A.- X Ø Ø Ø X X X X : BSR
; B.- X Ø Ø 1 X X X X : JSR
; C.- X Ø 1 X X X X X : JSR
; D.- X 1 Ø 1 X X X X : LDSTD
; E.- X 1 1 X X X X X : LDSTD
; F.- OTROS : NODEF

; Fin
;.....
; CODIGO 19/X/83
; (OPEV)

OPEV :	BIT	6,A	;	1.-
	JP	NZ,OPEV1D		
	BIT	5,A		
	JP	NZ,JSR	;	1.C.-
	BIT	4,A		
	JP	NZ,JSR	;	1.B.-
	JP	BSR	;	1.A.-
OPEV1D:	BIT	5,A		
	JP	NZ,LDSTD	;	1.E.-
	BIT	4,A		
	JP	NZ,LDSTD	;	1.D.-
	JP	NODEF	;	1.F.-

— 310 —

; Inicio
; 1.- Reg. Temp. : = Memoria (PC)
; 2.- PC : = PC + 1
; 3.- SP' : = SP - 1, (SP) : = PCL
; 4.- SP' : = SP - 1, (SP) : = PCH
; 5.- PC' : = PC + Reg. Temp. - 1
; Fin
; Nota... SP = Apuntador del Stack Hardware

.....
; CODIGO 19/X/83
; (BSR)

BSR : LD DE,(RPC) ; 1.-
LD A,(DE)
LD H,A
INC DE ; 2.-
LD (RPC),DE
LD BC,(RSP)
DEC BC
LD A,E
LD (BC),A ; 3.-
DEC BC
LD A,D
LD (BC),A ; 4.-
LD (RSP),BC
DEC DE ; 5.-
LD L,H
LD H,Ø
ADD HL,DE
LD (RPC),HL
RET

;;;;;;;;;;;;;;;;;;;
; PSEUDO-CODIGO 15/X/82

— 311 —

(JSR)

; Inicio
; 1.- Clasifica Código de Inst. entre (direcccionamientos):
; A.- X X Ø 1 X X X X : DIRECTO
; B.- X X 1 Ø X X X X : INDEXADO
; C.- X X 1 1 X X X X : EXTENDIDO
; 2.- SP' : = SP - 1, (SP) : = PCL
; 3.- SP' : = SP - 1, (SP) : = PCH
; 4.- PC : = Mem. (DIR. EFEC. + 1), Mem. (DIR. EFEC.)
; Fin
;.....
; CODIGO 19/X/83
;

(JSR)

JSR	:	BIT	5,A	; 1.-
		JP	NZ,JSRLB	
		CALL	DIRECTO	; 1.A.-
		JP	JSR2	
JSRLB	:	BIT	4,A	; 1.B.-
		JP	NZ,JSRLC	
		CALL	INDEX	
		JP	JSR2	
JSRLC	:	CALL	EXTEN	; 1.C.-
JSR2	:	LD	DE,(RSP)	; 2.-
		DEC	DE	
		LD	BC,(RPC)	
		LD	A,C	
		LD	(DE),A	
		DEC	DE	
		LD	A,B	
		LD	(DE),A	
		LD	(RSP),DE	
		LD	DE,(DIREF)	; 4.-

```
LD      A,(DE)
LD      C,A
INC     DE
LD      A,(DE)
LD      B,A
LD      (RPC),BC
RET
```

;;;;;;;;;;;;;;;;;;;
; PSEUDO-CODIGO 15/X/82
; (LDSTXU)

; Inicio
; 1.- Si bit 6 de Código de Inst. : = Ø
; A.- Entonces; Registro : = Indice "X"
; B.- De lo contrario; Registro : = Stack "U"
; 2.- Ejecuta (LDST16)
; Fin
;-----

; CODIGO 19/X/83
; (LDSTXU)

```
LDSTXU: BIT    6,A           ; 1.-  
        JP     NZ,LDSX16  
        LD     DE,RIX          ; 1.A.-  
        LD     (LDRTRO),DE  
        JP     LDST16  
LDSX16: LD     DE,US          ; 1.B..  
        LD     (LDRTRO),DE  
        JP     LDST16
```

;;;;;;;;;;;;;;;;;;;
; PSEUDO-CODIGO 15/X/82
; (GRUPO5)

; Inicio
; 1.- Clasifica Código de Inst. entre (direcccionamientos)
; A.- X X Ø Ø X X X X : INMEDIATO de 8 bits
; B.- X X Ø 1 X X X X : DIRECTO
; C.- X X 1 Ø X X X X : INDEXADO
; D.- X X 1 1 X X X X : EXTENDIDO
; 2.- Si bit 6 de Código de Inst. : = Ø
; A.- Entonces; Registro : = Acumulador "A"
; B.- De lo contrario; Registro : = Acumulador "B"
; 3.- Clasifica Código de Inst. entre (operaciones):
; A.- X X X X Ø Ø X X : SUBCMP
; B.- X X X X Ø 1 X X : OPEVI
; C.- X X X X 1 Ø X X : OPEVII
; Fin
;.....
; CODIGO 19/X/83
; (GRUPO5)

REG5	:	DS 2	
GRUPO5:	BIT	5,A	; 1.-
	JP	NZ,GRU51C	
	BIT	4,A	
	JP	NZ,GRU51B	
	CALL	INM8	; 1.A.-
	JP	GRU52	
GRU51B:	CALL	DIRECTO	; 1.B.-
	JP	GRU52	
GRU51C:	BIT	4,A	; 1.C.-
	JP	NZ,GRU51D	
	CALL	INDEX	
	JP	GRU52	
GRU51D:	CALL	EXTEN	; 1.D.-
GRU52 :	LD	B,A	; 2.-
	BIT.	6,A	

— 314 —

	JP	NZ,GRU52B	
	LD	DE,ACCA	; 2.A.-
	LD	(REG5),DE	
	JP	GRU53	
GRU52B:	LD	DE,ACCB	; 2.B.-
	LD	(REG5),DE	
GRU53 :	LD	A,B	; 3.-
	BIT	3,A	
	JP	NZ,OPEVII	; 3.C.-
	BIT	2,A	
	JP	NZ,OPEVI	; 3.B.-
	JP	SUBCMP	; 3.A.-

:::::::::::::::::::
; PSEUDO-CODIGO 15/X/82
;
; (INM8)

; Inicio
; 1.- Dirección Efectiva : = PC
; 2.- PC : = PC + 1
; Fin

.....
; CODIGO 19/X/83
;
; (INM8)

INM8 :	LD	DE,(RPC)	; 1.-
	LD	(DIREF),DE	
	INC	DE	; 2.-
	LD	(RPC),DE	
	RET		

:::::::::::::::::::
; PSEUDO-CODIGO 15/X/82
;
; (SUBCMP)

```

; Inicio
;   1.- Reg. Temp. := Registro - Memoria (DIR. EFEC.)
;   2.- Si Código de Inst. := X X X X X X 1 Ø
;         A.- Reg. Temp. := Reg. Temp. - C (Carry)
;   3.- Banderas N, Z, V y C := Ø
;   4.- Si bit 7 de Reg. Temp. := 1
;         A.- Bandera (N) := 1
;   5.- Si Reg. Temp. := Ø
;         A.- Bandera (Z) := 1
;   6.- Si (bit 7 or exc. bit 6) de Reg. Temp. := 1
;         A.- Bandera (V) := 1
;   7.- Si bit 8 de Registro := 1 y bit 8 de Reg. Temp. :=
;         = 1
;         A.- Bandera (C) := 1
;   8.- Si bit Ø de Código de Inst. := Ø
;         A.- Registro := Registro Temporal
;         B.- Memoria (DIR. EFEC.) := Ø
; Fin
; Nota.- La operación se realiza en 16 bits (aunque -
;         es de 8 bits) para evitar problemas con el -
;         manejo de la bandera de Carry.
; CODIGO          20/X/83
; ( SUBCMP)

```

```
SUBCMP: PUSH AF ; Salva Carry
        LD DE, (DIREF) ; l.-.
        LD A, (DE)
        LD E, A
        LD D, Ø
        LD HL, (REG5)
        LD A, (HL)
        LD L, A
        LD H, Ø
```

	OR	A	
	SBC	HL, DE	
	LD	A, (CODINS)	; 2.-
	BIT	1, A	
	JP	Z, SBCP3	
	BIT	Ø, A	
	JP	NZ, SBCP3	
	POP	BC	
	BIT	Ø, C	
	JP	Z, SBCP3	
	DEC	HL	; 2.A.-
SBCP3 :	LD	A, (CC)	; 3.-
	AND	A, ØFØH	
	LD	C, A	
	BIT	7, L	; 4.-
	JP	Z, SBCP5	
	SET	3, C	; 4.A.-
SBCP5 :	LD	DE, Ø	; 5.-
	ADD	HL, DE	
	JP	NZ, SBCP6	
	SET	2, C	; 5.A.-
SBCP6 :	BIT	7, L	; 6.-
	JP	Z, SBCP6A	
	BIT	6, L	
	JP	NZ, SBCP7	
	SET	1, C	; 6.A.-
	JP	SBCP7	
SBCP6A:	BIT	6, L	
	JP	Z, SBCP7	
	SET	1, C	; 6.A.-
SBCP7 :	LD	DE, (REG5)	; 7.-
	LD	A, (DE)	
	JP	NC, SBCP8	
	BIT	Ø, H	

JP NZ, SBCP8
SET Ø, C ; 7.A.-
SBCP8 : LD A, C ; 8.-
LD (CC), A
LD A, (CODINS)
BIT Ø, A
JP NZ, SBCP9
LD DE, (REG5) ; 8.A.-
LD A, L
LD (DE), A
LD DE, (DIREF) ; 8.B.-
LD A, Ø
LD (DE), A
SBCP9 : RET
;
Nota.- Reg. Temp. = Registro par HL
;
Registro = Etiqueta REG5

;:::
; PSEUDO-CODIGO 15/X/82
; (OPEVI)

; Inicio
; 1.- Si bit 1 de Código de Inst. : = Ø
; A.- Entonces; Ejecuta (OPELOG)
; B.- De lo contrario; Ejecuta (LDST8)
; Fin
;.....

; CODIGO 20/X/83
; (OPEVI)

OPEVI : BIT 1,A ; 1.-
JP Z, OPELOG ; 1.A.-
JP LDST8 ; 1.B.-

;;;;;;;;;;;;;;;;;;;
; PSEUDO-CODIGO 15/X/82
; (OPELOG)

; Inicio
; 1.- Clasifica Código de Inst. entre (Operación Lógica):
; A.- X X X X Ø Ø X : Reg. Temp. ; = Reg. or exc.
; Mem. (DIR. EFEC.)
; B.- X X X X Ø 1 X : Reg. Temp. : = Reg or Mem. --
; (DIR. EFEC.)
; C.- X X X X 1 Ø X : Reg. Temp. : = Reg. and Mem.
; (DIR. EFEC.)
; 2.- Si bit Ø de Código de Inst. : = Ø
; A.- Registro ; = Reg. Temp.
; 3.- Banderas (N, Z y V) : = Ø
; 4.- Si bit 7 de Reg. Temp. : = 1
; A.- Bandera (N) : = 1
; 5.- Si Reg. Temp. : = Ø
; A.- Bandera (Z) ; = 1

; Fin

.....
; CODIGO 20/X/83
; (OPELOG)

OPELOG: LD H,A ; 1.-
LD DE,(REG5)
LD A,(DE)
LD B,A
LD DE,(DIREF)
LD A,(DE)
LD C,A
BIT 2,H
JP NZ,OPEL1C
BIT 1,H

	JP	NZ,OPEL1B	
	LD	A,B	; 1.A.-
	XOR	A,C	; Resultado en Reg. A
	JP	OPEL2	
OPEL1B:	LD	A,B	; 1.B.-
	OR	A,C	; Resultado en Reg. A
	JP	OPEL2	
OPEL1C:	LD	A,B	; 1.C.-
	AND	A,C	; Resultado en Reg. A
OPEL2 :	LD	B,A	; 2.-
	BIT	Ø,H	
	JP	NZ,OPEL3	
	LD	DE,(REG5)	; 2.A.-
	LD	(DE),A	
OPEL3 :	LD	A,(CC)	; 3.-
	AND	A,ØF1H	
	BIT	7,B	; 4.-
	JP	Z,OPEL5	
	SET	3,A	; 4.A.-
OPEL5 :	LD	H,A	; 5.-
	LD	A,B	
	LD	B,Ø	
	AND	A,B	
	JP	NZ,OPEL5B	
	SET	2,H	; 5.A.-
OPEL5B:	LD	A,H	
	LD	(CC),A	
	RET		

;;;
; PSEUDO-CODIGO ; 15/X/82
; ; (LDST8)

; Inicio.

```

; 1.- Si bit Ø de Código de Inst. : = Ø
;     A.- Entonces; Registro : = Memoria (DIR. EFEC.)
;     B.- De lo contrario:
;         1.- Si Código de Inst. : = X X Ø Ø X X X X
;             A.- Entonces; Ejecuta (NODEF)
;             B.- De lo contrario; Mem. (DIR. EFEC.) :
;                  Registro
; 2.- Banderas (N, Z y C) : = Ø
; 3.- Si bit 7 de dato transferido : = 1
;     A.- Bandera (N) : = 1
; 4.- Si dato transferido : = Ø
;     A.- Bandera (Z) : = 1
; Fin
;..... CODIGO          20/X/83
;                               (LDST8)

```

LDST8 :	LD	H,A	;	1.-
	LD	DE,(REG5)		
	LD	BC,(DIREF)		
	BIT	Ø,H		
	JP	NZ,LDST8B		
	LD	A,(BC)	;	1.A.-
	LD	(DE),A		
	JP	LDST82		
LDST8B:	BIT	5,H	;	1.B.-
	JP	NZ,LDS81B		
	BIT	4,H		
	JP	NZ,LDS81B		
	JP	NODEF	;	1.B.1.A.-
LDS81B:	LD	A,(DE)	;	1.B.1.B.-
	LD	(BC),A		
LDST82:	LD	L,A	;	2.-
	LD	A,(CC)		

- 321 -

```
        AND    A,ØFLH
        BIT    7,L      ; 3.-.
        JP     Z,LDST84
        SET    3,A      ; 3.A.-.
        LD     (CC),A
LDST84: LD     H,Ø      ; 4.-.
        LD     A,L
        ADD    A,H
        JP     NZ,LDST85
        LD     A,(CC)
        SET    2,A      ; 4.A.-.
        LD     (CC),A
LDST85: RET
```

:::::::::::::::::::
; PSEUDO-CODIGO 15/X/82
;
; (OPEVII)

; Inicio
; 1.- Si bit Ø de Código de Inst. : = Ø
; A.- Entonces; Ejecuta (OPELOG)
; B.- De lo contrario; Ejecuta (ADCADD)
; Fin
;-----
; CODIGO 20/X/83
;
; (OPEVII)

```
OPEVII: BIT    Ø,A      ; 1.-.
        JP     Z,OPELOG   ; 1.A.-.
        JP     ADCADD     ; 1.B.-.
```

:::::::::::::::::::
; PSEUDO-CODIGO 15/X/82
;
; (ADCADD)

```

; Inicio
;     1.- Registro : = Registro + Memoria (DIR. EFEC.)
;     2.- Si bit 1 de Código de Inst. : = Ø
;           A.- Registro : = Registro + C (Carry)
;     3.- Banderas (H, N, Z, V y C) : = Ø
;     4.- Si bit 4 de Registro : = 1
;           A.- Bandera (H) : = 1
;     5.- Si bit 7 de Registro ; = 1
;           A.- Bandera (N) : = 1
;     6.- Si Registro : = Ø
;           A.- Bandera (Z) : = 1
;     7.- Si (bit 7 or exc. bit 6) de Registro : = 1
;           A.- Bandera (V) : = 1
;     8.- Si bit 8 de Registro : = 1; Entonces
;           A.- Bandera (C) : = 1
; Fin
; Nota.- La operación se realizará en 16 bits (aunque es
;         de 8 bits) para evitar problemas con el manejo -
;         de la bandera de Carry.
;
; CODIGO
; (ADCADD)
; 21/X/83

```

```

ADCADD: PUSH AF ; Salva Carry
        LD DE,(DIREF) ; 1.-
        LD A,(DE)
        LD E,A
        LD D,Ø
        LD HL,(REG5)
        LD A,(HL)
        LD L,A
        LD H,Ø
        ADD HL,DE
        LD A,(CODINS) ; 2.-

```

RET

;:::::::::::::::::::::::::::::::::::
; PSEUDO-CODIGO 27/X/82
; (EJEPAS)

; Inicio
; 1.- Fin = Falso
; 2.- Ejecuta Rutina (OBTEN)
; 3.- Si $\emptyset \leq$ Caracter \leq 9
; A.- Entonces;
; 1.- n : = Caracter
; 2.- Mientras $n < 6 > \emptyset$
; A.- Ejecuta Rutina (IINST)
; B.- Ejecuta Rutina (DESPAS)
; C.- n = n - 1
; Fin
;.....
; CODIGO 13/I/82
; (EJEPAS)

EJEPAS: ; 1.-
CALL OBTEN ; 2.-
CP A,30H ; 3.-
JP M,PASO
CP A,3AH
JP P,PASO
SUB A,30H

PASOAL: ; 3.A.1.-
CP A, \emptyset ; 3.A.2.-
JP Z,PASO
PUSH AF
CALL IINST ; 3.A.2.A.-
CALL DESPAS ; 3.A.2.B.-

	BIT	1,A	
	JP	NZ,ADC3	
	POP	BC	
	BIT	Ø,C	
	JP	Z,ADC3	
	INC	HL ; 2.A.-	
ADC3 :	LD	A,L	
	LD	DE,(REG5)	
	LD	(DE),A	
	LD	A,(CC) ; 3.-	
	AND	A,ØDØH	
	BIT	4,L ; 4.-	
	JP	Z,ADC5	
	SET	5,A ; 4.A.-	
ADC5 :	BIT	7,L ; 5.-	
	JP	Z,ADC6	
	SET	3,A	
ADC6 :	LD	DE,Ø ; 6.-	
	ADD	HL,DE	
	JP	NZ,ADC7	
	SET	2,A ; 6.A.-	
ADC7 :	BIT	7,L ; 7.-	
	JP	Z,ADC7A	
	BIT	6,L	
	JP	NZ,ADC8	
	SET	1,A ; 7.A.-	
	JP	ADC8	
ADC7A :	BIT	6,L	
	JP	Z,ADC8	
	SET	1,A ; 7.A.-	
ADC8 :	BIT	Ø,H ; 8.-	
	JP	Z,ADC8A	
	SET	Ø,A ; 8.A.-	
ADC8A :	LD	(CC),A	

POP AF
DEC A ; B.A.2.C.-
JP PASOAL
PASO ; RET

;:::
; PSEUDO-CODIGO 2/XII/82
; (DESPAS)

; Inicio
; 1.- Mensaje (1 : 9) : = 'b b A C C A b b b'
; 2.- Mensaje (10 : 18) : = 'b b A C C B b b b'
; 3.- Mensaje (19 : 25) : = 'b b D P b b b'
; 4.- Mensaje (26 : 32) : = 'b b C C b b b'
; 5.- Mensaje (33 : 42) : = 'b b b I X b b b b b'
; 6.- Mensaje (43 : 51) : = 'b b I Y b b b b b'
; 7.- Mensaje (56 : 60) : = 'b b U S b b b b b'
; 8.- Mensaje (61 : 69) : = 'b b S P b b b b b'
; 9.- Mensaje (70 : 78) : = 'b b P C b b b b b'
; 10.- Mensaje (79 : 81) : = ' CR ' ' LF ' ' \$ '
; 11.- Mensaje (8 : 9) : = ASCII (Contenido del Reg. "A")
; 12.- Mensaje (17 : 18) : = ASCII (Cont. del Reg. "B")
; 13.- Mensaje (24 : 25) : = ASCII (Cont. del Reg. "DP")
; 14.- Mensaje (31 : 32) : = ASCII (Cont. del Reg. "CC")
; 15.- Mensaje (39 : 42) : = ASCII (Cont. del Reg. "IX")
; 16.- Mensaje (48 : 51) : = ASCII (Cont. del Reg. "IY")
; 17.- Mensaje (57 : 60) : = ASCII (Cont. del Reg. "US")
; 18.- Mensaje (66 : 69) : = ASCII (Cont. del Reg. "SP")
; 19.- Mensaje (75 : 78) : = ASCII (Cont. del Reg. "PC")
; 20.- Imprimir Mensaje (1 : 80)
; 21.- Mensaje (1 : 30) : = ''
; 22.- Mensaje (3 : 10) : = 'BANDERAS'
; 23.- Mensaje (28 : 30) : = 'CR' 'LF' '\$'
; 24.- Si Bandera de Estado Completo Salvado : = 1; Enton-

```

; ces:
;     A.- Mensaje (13) : = 'E'
; 25.- Si Bandera de Int. Rápida : = 1; Entonces:
;         A.- Mensaje (15) : = 'F'
; 26.- Si Bandera de Carry Intermedio : = 1; Entonces:
;         A.- Mensaje (17) : = 'H'
; 27.- Si Bandera de Interrupción : = 1; Entonces:
;         A.- Mensaje (19) : = 'I'
; 28.- Si Bandera de Signo : = 1; Entonces:
;         A.- Mensaje (21) : = 'N'
; 29.- Si Bandera de Cero : = 1; Entonces:
;         A.- Mensaje (23) : = 'Z'
; 30.- Si Bandera de Overflow : = 1; Entonces:
;         A.- Mensaje (25) : = 'V'
; 31.- Si Bandera de Carry : = 1; Entonces:
;         A.- Mensaje (27) : = 'C'
; 32.- Imprimir Mensaje (1 : 30)
; Fin
; Nota.- ' ' : = ASCII de un espacio.

```

; CODIGO 22/I/82
; (DESPAS)

CARRY :	DB 'C'	
CERO :	DB 'Z'	
NEGAT :	DB 'N'	
SOBREF:	DB 'V'	
INT :	DB 'I'	
INTF :	DB 'T'	
MEDIO :	DB 'H'	
ENTERO:	DB 'E'	
MENSAJ:	DB 'bbACCABbbb'	; 1.-
	DB 'bbACCBbbbb'	; 2.-
	DB 'bbDPbbbb'	; 3.-

	DB 'bbCCbb' ; 4.-
	DB 'bbbIXbbbbb' ; 5.-
	DB 'bbIYbbbbb' ; 6.-
	DB 'bbUSbbbbb' ; 7.-
	DB 'bbSPbbbbb' ; 8.-
	DB 'bbPCbbbbb' ; 9.-
CR :	EQU ØDH ; 10.-
IMPRIM:	EQU Ø9H
LF :	EQU ØAH
FLAG :	DB 'bbBANDERAS'
PESOS :	EQU '\$'
ASC8 :	MACRO #DEST, #REG LD HL, #DEST LD A, (#REG) CALL ASCII MEND
ASC16 :	MACRO #DEST1, REG1 LD HL, #DEST1 LD A, (#REG1+1) CALL ASCII LD A, (#REG1) CALL ASCII MEND
DESPAS:	LD DE, BUFSIS LD HL, MENSAJ LD BC, 8Ø LD DIR ASC8 BUFSIS+7, ACCA ; 11.- ASC8 BUFSIS+16, ACCE ; 12.- ASC8 BUFSIS+23, DP ; 13.- ASC8 BUFSIS+30, CC ; 14.- ASC16 BUFSIS+38, RIX ; 15.- ASC16 BUFSIS+47, RIY ; 16.- ASC16 BUFSIS+56, US ; 17.-

ASC16 BUFSIS+65,RSP ; 18.-
ASC16 BUFSIS+74,RPC ; 19.-
LD DE,BUFSIS+78
LD A,CR
LD (DE),A
INC DE
LD DE,BUFSIS+79
LD A,LF
LD (DE),A
INC DE
LD DE,BUFSIS+80
LD A,PESOS
LD (DE),A
INC DE
LD C,IMPRIM ; 20.-
LD DE,BUFSIS
CALL CDOS
LD A,Ø2ØH ; 21.-
LD HL,FLAG
LD B,3Ø
DP21 : LD (HL),A
INC HL
DJNZ DP21
LD DE,BUFSIS ; 22.-
LD HL,FLAG
LD BC,1Ø
LDIR
LD DE,BUFSIS+27 ; 23.-
LD A,CR
LD (DE),A
INC DE
LD DE,BUFSIS+28
LD A,LF
LD (DE),A

	INC	DE	
	LD	DE, BUFSIS+29	
	LD	A, PESOS	
	LD	(DE), A	
	INC	DE	
	LD	A, CC	; 24.-
	BIT	7, A	
	JP	Z, DP25	
	LD	DE, BUFSIS+12	
	LD	A, ENTERO	
	LD	(DE), A	
	INC	DE	
DP25 :	BIT	6, A	; 25.-
	JP	Z, DP26	
	LD	DE, BUFSIS+14	
	LD	A, INTF	
	LD	(DE), A	
	INC	DE	
DP26 :	BIT	5, A	; 26.-
	JP	Z, DP27	
	LD	DE, BUFSIS+16	
	LD	A, MEDIO	
	LD	(DE), A	
	INC	DE	
DP27 :	BIT	4, A	; 27.-
	JP	Z, DP28	
	LD	DE, BUFSIS+18	
	LD	A, INT	
	LD	(DE), A	
	INC	DE	
DP28 :	BIT	3, A	; 28.-
	JP	Z, DP29	
	LD	DE, BUFSIS+20	
	LD	A, NEGAT	

	LD	(DE),A	
	INC	DE	
DP29 :	BIT	2,A	; 29.-
	JP	Z,DP30	
	LD	DE,BUFSIS+22	
	LD	A,CERO	
	LD	(DE),A	
	INC	DE	
DP30 :	BIT	1,A	; 30.-
	JP	Z,DP31	
	LD	DE,BUFSIS+24	
	LD	A,SOBREF	
	LD	(DE),A	
	INC	DE	
DP31 :	BIT	Ø,A	; 31.-
	JP	Z,DP32	
	LD	DE,BUFSIS+26	
	LD	A,CARRY	
	LD	(DE),A	
	INC	DE	
DP32 :	LD	C,IMPRIM	; 32.-
	LD	DE,BUFSIS	
	CALL	CDOS	
	RET		

:::

; PSEUDO-CODIGO
;

2/XII/82

(ASCII)

; Inicio
; 1.- Valor ASCII # 1 : = (V binario/16) \wedge ØFH
; 2.- Si valor ASCII # 1 < 6 = 9; Entonces:
; A.- Valor ASCII # 1 : = Valor ASCII # 1 + 'Ø'
; B.- De lo contrario:

;

1.- Valor ASCII # 1 : = Valor ASCII # 1 + 'A' -
1Ø

;

3.- Valor ASCII # 2 : = (V. binario) $\wedge \phi\text{FH}$

;

4.- Si valor ASCII # 2 < 6 = 9

;

A.- Entonces; Valor ASCII # 2 : = Valor ASCII # 2 +
'Ø'

;

B.- De lo contrario;

;

1.- Valor ASCII # 2 : = Valor ASCII # 2 + 'A' -
1Ø

;

5.- Valor ASCII = Valor ASCII # 1, Valor ASCII # 2

;

Fin

;

Nota.- 'Ø' : = ASCII del número Ø.

.....

;

CODIGO

2/XII/82

;

(ASCII)

ASCII :	LD	B,A	
	SRL	A	; 1.- ler. valor
	SRL	A	
	SRL	A	
	SRL	A	
	AND	A,ØF	
	CP	A,1Ø	; 2.-
	JP	P,MAYOR	
	ADD	A,'Ø'	; 2.A.-
	JP	P,COMUN	
MAYOR :			; 2.B.-
	ADD	A,'A'-1Ø	; 2.B.1.-
COMUN :	LD	(HL),A	; Carga ler. valor en HL
	INC	HL	
	LD	A,B	; 2o. valor
	AND	A,ØF	; 3.-
	CP	A,1Ø	; 4.-
	JP	P,MAYOR1	

— 332 —

```
ADD    A,'Ø'      ; 4.A.-  
JP     COMUN1  
MAYOR1:  
ADD    A,'A'-1Ø   ; 4.B.-  
COMUN1: LD     (HL),A   ; 5.-  
INC    HL  
RET
```

;:::::::::::::::::::
; PSEUDO-CODIGO 3/XII/82
; (DESP)

; Inicio
; 1.- Ejecuta Rutina (OBTEN)
; 2.- Si caracter : = M
; A.- Entonces; Ejecuta Rutina (INIFIN)
; B.- De lo contrario; Ejecuta Rutina (DESREG)
; Fin
;-----
;

CODIGO 2/III/83
; (DESP)

```
DESP  : CALL    OBTEN      ; 1.-  
        CP      A,'M'       ; 2.-  
        JP      NZ,DESP2B  
        CALL    INIFIN     ; 2.A.-  
        RET  
DESP2B: CALL    DESREG     ; 2.B.-  
        RET
```

;:::::::::::::::::::
; PSEUDO-CODIGO 6/XII/82
; (INIFIN)

```
; Inicio
;   1.- Ejecuta Rutina (OBTDIR)
;   2.- Inicio : = Dirección
;   3.- Ejecuta Rutina (OBTEN)
;   4.- Clasifica carácter entre:
;       A.- "," ; Entonces:
;           1.- Ejecuta Rutina (OBTEN)
;           2.- Si Ø<o = carácter<o = 9 ;
;               A.- Entonces:
;                   1.- Fin : = Inicio + carácter
;                   2.- Ejecuta Rutina (DESLOC)
;               B.- De lo contrario:
;                   1.- Ejecuta Rutina (NODEF)
;       B.- "l" ; Entonces:
;           1.- Ejecuta Rutina (OBTDIR)
;           2.- Fin : = Dirección
;           3.- Ejecuta Rutina (DESLOC)
;       C.- "CR" ; Entonces:
;           1.- Fin : = Inicio + 32Ø
;           2.- Ejecuta Rutina (DESLOC)
;       D.- Otros; Ejecuta Rutina (NODEF)
; Fin
;.....
```

CODIGO 7/II/83
(INIFIN)

INIFIN:	CALL	OBTDIR	; 1.-
	LD	BC,(DIR)	; 2.-
	LD	(INICIO),BC	
	CALL	OBTEN	; 3.-
	CP	A,','	; 4.A.-
	JP	NZ,INI4B	
	CALL	OBTEN	; 4.A.1.-
	CP	A,3ØH	; 4.A.2.-

	JP	M,INI4A2	
	CP	A,3AH	
	JP	P,INI4A2	
	LD	HL,(INICIO)	
	SUB	A,30H	
	OR	A	
	LD	C,A	; 4.A.2.A.1.-
	LD	B, \emptyset	
	ADD	HL,BC	
	LD	(FIN1),HL	
	CALL	DESLOC	; 4.A.2.A.2.-
	RET		
INI4A2:	CALL	NODEF	; 4.A.2.B.-
	RET		
INI4B :	CP	A,'1'	; 4.B.-
	JP	NZ,INI4C	
	CALL	OBTDIR	; 4.B.1.-
	LD	HL,(DIR)	; Fin en Reg. HL
	LD	(FIN1),HL	; 4.B.2.-
	CALL	DESLOC	; 4.B.3.-
	RET		
INI4C :	CP	A,'CR'	; 4.C.-
	JP	NZ,INI4D	
	LD	HL,(INICIO)	
	LD	BC,32 \emptyset	; 4.C.1.-
	OR	A	
	ADD	HL,BC	
	LD	(FIN1),HL	
	CALL	DESLOC	; 4.C.2.-
	RET		
INI4D :			; 4.D.-
	CALL	NODEF	
	RET		

```
;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
;      PSEUDO-CODIGO          8/XII/82
;      (DESLOC)

; Inicio
; 1.- Mensaje (1 : 13) : = ' b b b b b D I R. b b b b '
; 2.- Mensaje (14 : 17) : = ' + Ø b b '
; 3.- Mensaje (18 : 21) : = ' + 1 b b '
; 4.- Mensaje (22 : 25) : = ' + 2 b b '
; 5.- Mensaje (26 : 29) : = ' + 3 b b '
; 6.- Mensaje (30 : 33) : = ' + 4 b b '
; 7.- Mensaje (34 : 37) : = ' + 5 b b '
; 8.- Mensaje (38 : 41) : = ' + 6 b b '
; 9.- Mensaje (42 : 45) : = ' + 7 b b '
; 10.- Mensaje (46 : 49) : = ' + 8 b b '
; 11.- Mensaje (50 : 53) : = ' + 9 b b '
; 12.- Mensaje (54 : 57) : = ' + A b b '
; 13.- Mensaje (58 : 61) : = ' + B b b '
; 14.- Mensaje (62 : 65) : = ' + C b b '
; 15.- Mensaje (66 : 69) : = ' + D b b '
; 16.- Mensaje (70 : 73) : = ' + E b b '
; 17.- Mensaje (74 : 77) : = ' + F b b '
; 18.- Mensaje (78 : 80) : = 'CR' 'LF' '$'
; 19.- Imprime mensaje (1 : 80)
; 20.- Repite
;     A.- Mensaje (1 : 80) : = ' '
;     B.- X : = BCD menos significativo de la dirección
;           de inicio
;     C.- Valor : = Dirección de inicio ^FFFØH
;     D.- Mensaje (6 : 9) : = Valor (hexadecimal)
;     E.- Repite
;         1.- Mensaje ((14 + 4X) : (15 + 4X)) : ASCII ---
;               (contenido de la dirección de inicio)
;         2.- Dir. de inicio : = Dir. de inicio + 1
```

```
;      3.- X : = X + 1
;      F.- Hasta X : = 16 o Dir. de inicio : = Dir. de Fin
;          + 1
;      G.- Mensaje (78) : = 'CR'
;      H.- Mensaje (79) : = 'LF'
;      I.- Mensaje (80) : = '$'
;      J.- Imprime mensaje (l : 80)
; 21.- Hasta Dir. de inicio : = Dir. de Fin + 1
; Fin
;.....  
; CODIGO           7/II/83
;          (DESLOC)
```

DIRE :	DB 'bbbbbbDIR.bbbb'	; 1.-
	DB '+0bb'	; 2.-
	DB '+1bb'	; 3.-
	DB '+2bb'	; 4.-
	DB '+3bb'	; 5.-
	DB '+4bb'	; 6.-
	DB '+5bb'	; 7.-
	DB '+6bb'	; 8.-
	DB '+7bb'	; 9.-
	DB '+8bb'	; 10.-
	DB '+9bb'	; 11.-
	DB '+Abb'	; 12.-
	DB '+Bbb'	; 13.-
	DB '+Cbb'	; 14.-
	DB '+Dbb'	; 15.-
	DB '+Ebb'	; 16.-
	DB '+Fbb'	; 17.-
	DB 'CR'	; 18.-
	DB 'LF'	
	DB '\$'	

INICIO: DS 2
VALORX: DS 2
DESFIN: DB Ø
DESLOC: LD DE,BUFSIS
LD HL,DIRE
LD BC,8Ø
LDIR
LD C,IMPRIM
LD DE,BUFSIS
CALL CDOS
DESL2Ø: ; 20.-
LD A,Ø2ØH ; 20.A.-
LD HL,BUFSIS
LD B,8Ø
LOOP5 : LD (HL),A
INC HL
DJNZ LOOP5
LD HL,(INICIO) ; 20.B.-
LD A,L
AND A,ØØFH
LD F,A
LD A,Ø
LD (VALORX),AF
LD A,L ; 20.C.-
AND A,ØFØH
LD L,A
LD (INICIO),HL ; inicio = XXXØ
ASC16 BUFSIS+5,INICIO ; 20.D.-
LOOP6 : LD BC,(VALORX) ; X en Reg. C
LD HL,ØØ ; 20.E.-
ADD HL,BC ; 20.E.1.-
ADD HL,BC
ADD HL,BC
ADD HL,BC

LD BC, 00EH
ADD HL, BC
LD BC, BUFSIS
ADD HL, BC
LD DE, (INICIO)
LD A, (DE)
CALL ASCII
INC DE
LD HL, (INICIO) ; 20.E.2.-
INC (HL)
LD (INICIO), HL
LD BC, (VALORX) ; 20.E.3.-
INC BC
LD (VALORX), BC
LD DE, (FIN1) ; 20.F.-
INC DE
OR A ; borra carry
SBC HL, DE
JP P, FINALI
LD DE, (FIN2)
INC DE
LD HL, (INICIO)
OR A
SBC HL, DE
JP P, FINALI
LD DE, (FIN3)
INC DE
LD HL, (INICIO)
OR A
SBC HL, DE
JP P, FINALI
OR A
LD A, 010H
LD BC, (VALORX)

CP A, C
JP Z, DES2ØG
JP LOOP6
FINALI: LD A, ØFFH
LD (DE\$FIN), A
DES2ØG: LD DE, BUFSIS+77 ; 20.G.-
LD A, CR
LD (DE), A
INC DE ; 20.H.-
LD A, LF
LD (DE), A
INC DE ; 20.I.-
LD A, PESOS
LD (DE), A
INC DE
LD C, IMPRIM ; 20.J.-
LD DE, BUFSIS
CALL CDOS
LD B, ØFFH
LD A, (DE\$FIN)
CP A, B
JP NZ, DESL2Ø
RET

;:::::::::::::::::::
; PSEUDO-CODIGO 7/XII/82
; (DESREG)

; Inicio
; 1.- Mensaje (l : 16) : = ''
; 2.- Ejecuta Rutina (OBTEN)
; 3.- Clasifica caracter entre:
; A.- "A" : Mensaje (9 : 10) ; = ASCII (cont. en Reg.
; "A")

- B.- "B" : Mensaje (9 : 10) : = ASCII (cont. de Reg. "B")
- C.- "I" ; Entonces:
- 1.- Ejecuta Rutina (OBTEN)
 - 2.- Clasifica caracter entre:
 - A.- "X" : Mensaje (9 : 12) : = ASCII (cont. de Reg. IX)
 - B.- "Y" : Mensaje (9 : 12) : = ASCII (cont. de Reg. IY)
 - C.- Otros : Ejecuta Rutina (NULO)
- D.- "U" ; Entonces:
- 1.- Ejecuta Rutina (OBTEN)
 - 2.- Si caracter : = "S"
 - A.- Entonces; Mensaje (9 : 12) : = ASCII -- (cont. Reg. US)
 - B.- De lo contrario Ejecuta Rutina (NULO)
- E.- "S" ; Entonces:
- 1.- Ejecuta Rutina (OBTEN)
 - 2.- Si caracter : = "P"
 - A.- Entonces; Mensaje (9 : 12) : = ASCII -- (cont. Reg. SP)
 - B.- De lo contrario; Ejecuta Rutina (NULO)
- F.- "P" ; Entonces:
- 1.- Ejecuta Rutina (OBTEN)
 - 2.- Si caracter : = "C"
 - A.- Entonces; Mensaje (9 : 12) : = ASCII -- (cont. Reg. PC)
 - B.- De lo contrario; Ejecuta Rutina (NULO)
- G.- "D" ; Entonces:
- 1.- Ejecuta Rutina (OBTEN)
 - 2.- Clasifica caracter entre:
 - A.- "P" : Mensaje (9 : 12) : = ASCII (cont. Reg. DP)
 - B.- "CR" : Entonces:

;

1.- Mensaje (9 : 12) : = ASCII (cont. -
Reg. A)

;

2.- Mete caracter ASCII (cont. Reg. B)

;

C.- Otros : Ejecuta Rutina (NULO)

;

H.- "C" ; Entonces:

1.- Ejecuta Rutina (OBTEN)

;

2.- Si caracter : = "C"

;

A.- Entonces: Mensaje (9 : 12) : = ASCII --
(cont. Reg. CC)

;

B.- De lo contrario: Ejecuta Rutina (NULO)

;

I.- "R" ; Ejecuta Rutina (DESPAS)

;

J.- Otros : Ejecuta Rutina (NULO)

;

4.- Mensaje (14) : = 'CR'

;

5.- Mensaje (15) : = 'LF'

;

6.- Mensaje (16) : = '3'

;

7.- Imprime mensaje (1 : 16)

;

Fin

.....

;

CODIGO

10/II/83

;

(DESREG)

DESREG:	LD	A, \emptyset 2 \emptyset H	;	1.-
	LD	HL,BUF		
	LD	B,16		
DESR1 :	LD	(HL),A		
	INC	HL		
	DJNZ	DESR1		
	CALL	OBTEN	;	2.-
	CP	A,'A'	;	3.-
	JP	NZ,DESR3B		
	LD	DE,BUF		
	LD	HL,ACUMA		
	LD	BC,7		
	LDIR			

	ASC8	BUF+8,ACCA	; 3.A.-
	JP	DESR4	
DESR3B:	CP	A,'B'	; 3.B.-
	JP	NZ,DESR3C	
	LD	DE,BUF	
	LD	HL,ACUMB	
	LD	BC,7	
	LDIR		
	ASC8	BUF+8,ACCB	
	JP	DESR4	
DESR3C:	CP	A,'I'	; 3.C.-
	JP	NZ,DESR3D	
	CALL	OBTEN	; 3.C.1.-
	CP	A,'X'	; 3.C.2.-
	JP	NZ,DR3C2B	
	LD	DE,BUF+1	
	LD	HL,INDX	
	LD	BC,6	
	LDIR		
	ASC16	BUF+8,RIX	; 3.C.2.A.-
	JP	DESR4	
DR3C2B:	CP	A,'Y'	; 3.C.2.B.-
	JP	NZ,NULO	; 3.C.2.C.-
	LD	DE,BUF+1	
	LD	HL,INDY	
	LD	BC,6	
	LDIR		
	ASC16	BUF+8,RIY	
	JP	DESR4	
DESR3D:	CP	A,'U'	; 3.D.-
	JP	NZ,DESR3E	
	CALL	OBTEN	; 3.D.1.-
	CP	A,'S'	; 3.D.2.-
	JP	Z,DR3D2B	; 3.D.2.A.

	JP	NULO	;	3.D.2.B.-
DR3D2B:	LD	DE,BUF+1		
	LD	HL,STACKU		
	LD	BC,6		
	LDIR			
	ASC16	BUF+8,US		
	JP	DESR4		
DESR3E:	CP	A,'S'	;	3.E.-
	JP	NZ,DESR3F		
	CALL	OBTEN	;	3.E.1.-
	CP	A,'P'	;	3.E.2.-
	JP	Z,DR3E2B	;	3.E.2.A.-
	JP	NULO	;	3.E.2.B.-
	LD	DE,BUF+1		
	LD	HL,STACKS		
	LD	BC,6		
	LDIR			
DR3E2B:	ASC16	BUF+8,RSP		
	JP	DESR4		
DESR3F:	CP	A,'P'	;	3.F.-
	JP	NZ,DESR3G		
	CALL	OBTEN	;	3.F.1.-
	CP	A,'C'	;	3.F.2.-
	JP	Z,DR3F2B	;	3.F.2.A.-
	JP	NULO	;	3.F.2.B.-
	LD	DE,BUF+1		
	LD	HL,CONPRO		
	LD	BC,6		
	LDIR			
DR3F2B:	ASC16	BUF+8,RPC		
	JP	DESR4		
DESR3G:	CP	A,'D'	;	3.G.-

	JP	NZ,DESR3H	
	CALL	OBTN	; 3.G.1.-
	CP	A,'F'	; 3.G.2.-
	JP	NZ,DR3G2B	
	LD	DE,BUF+1	
	LD	HL,DIRPAG	
	LD	BC,6	
	LDIR		
	ASC16	BUF+8,DP	; 3.G.2.A.-
	JP	DESR4	
DR3G2B:	CP	A,'CR'	; 3.G.2.B.-
	JP	NZ,NULO	; 3.G.2.C.-
	LD	DE,BUF	
	LD	HL,ACUMD	
	LD	BC,7	
	LDIR		
	ASC8	BUF+8,ACCA	; 3.G.2.B.1.-
	ASC8	BUF+1Ø,ACCB	
	LD	A,'CR'	; 3.G.2.B.2.-
	JP	DESR4	
DESR3H:	CP	A,'C'	; 3.H.-
	JP	NZ,DESR3I	
	CALL	OBTN	; 3.H.1.-
	CP	A,'C'	; 3.H.2.-
	JP	Z,DR3H2B	; 3.H.2.A.-
	JP	NULO	; 3.H.2.B.-
	LD	DE,BUF+1	
	LD	HL,CODCON	
	LD	BC,6	
	LDIR		
DR3H2B:	ASC8	BUF+8,CC	
	JP	DESR4	
DESR3I:	CP	A,'R'	; 3.I.-

— 345 —

```
        JP    NZ,NULO      ; 3.-  
        JP    DESPAS  
DESR4 : LD    DE,BUF+13   ; 4.-  
        LD    A,CR  
        LD    (DE),A  
        INC   DE          ; 5.-  
        LD    A,LF  
        LD    (DE),A  
        INC   DE          ; 6.-  
        LD    A,PESOS  
        LD    (DE),A  
        LD    C,IMPRIM     ; 7.-  
        LD    DE,BUF  
        CALL  CDOS  
        RET
```

;:::
; PSEUDO-CODIGO 7/XII/82
; (NULO)

; Inicio
; 1.- Mensaje (1 : 30) : = ''
; 2.- Mensaje (5 : 25) : = 'REGISTRO DESCONOCIDO'
; 3.- Mensaje (26 : 28) : = 'CR' 'LF' '\$'
; 4.- Imprime mensaje (1 : 30)
; Fin
; Nota.- '' : = Espacio en blanco.

.....
; CODIGO 10/II/83
; (NULO)

DESCON: DB 'REGISTRObDESCONOCIDO'
NULO : LD A,020H ; 1.-
 LD HL,BUFSIS

— 346 —

```
LD      B,30
NUL01 : LD      (HL),A
INC    HL
DJNZ   NUL01
LD      DE,BUFSIS+4 ; 2.-.
LD      HL,DESCON
LD      BC,21
LDIR
LD      DE,BUFSIS+25 ; 3.-.
LD      A,CR
LD      (DE),A
INC    DE
LD      A,LF
LD      (DE),A
INC    DE
LD      A,PESOS
LD      (DE),A
LD      C,IMPRIM ; 4.-.
LD      DE,BUFSIS
CALL   CDOS
RET
```

;:::

; PSEUDO-CODIGO

8/XII/82

;(SUST)

; Inicio

; 1.- Ejecuta Rutina (OBTEN)

; 2.- Si caracter : = "M"

; A.- Entonces; Ejecuta Rutina (SUSLOC)

; B.- De lo contrario; Ejecuta Rutina (SUSREG)

; Fin

;.....

; CODIGO
;

12/II/83

(SUST)

```
SUST : CALL OBTEN ; 1.-  
        CP A,'M' ; 2.-  
        JP NZ,SUST2B  
        CALL SUSLOC ; 2.A.-  
        RET  
SUST2B: CALL SUSREG ; 2.B.-  
        RET
```

;:::::::::::::::::::::::::::::::::::
;
; PSEUDO-CODIGO
;
; (SUSLOC)

; Inicio
;
; 1.- Mensaje (1 : 76) : = ''
;
; 2.- Mensaje (6 : 17) : = 'Dirección ='
;
; 3.- Mensaje (23) : = 'H'
;
; 4.- Mensaje (29 : 40) : = 'Contenido ='
;
; 5.- Mensaje (45) : = 'H'
;
; 6.- Mensaje (51 : 72) : = 'Nuevo contenido (H) ='
;
; 7.- Mensaje (73) : = '\$'
;
; 8.- Ejecuta Rutina (OBTDIR)
;
; 9.- Inicio : = Dirección
;
; 10.- Fin : = Falso
;
; 11.- Repite
;
; A.- Mensaje (19 : 22) : = Valor (inicio)
;
; B.- Mensaje (42 : 43) : = ASCII (cont. de inicio)
;
; C.- Imprime Mensaje (1 : 73)
;
; D.- Ejecuta Rutina (BUFFER)
;
; E.- Ejecuta Rutina (OBTEN)
;
; F.- Clasifica carácter entre:

— 348 —

;

1.- 'Ø' hasta 'F' ; Entonces:

 A.- Valor : = Órdinal de carácter

 B.- Ejecuta Rutina (OBTEN)

 C.- Clasifica carácter entre:

 1.- 'Ø' hasta 'F' ; Entonces:

 A.- Valor : = Valor * 1ØH + Ord. de carácter

 B.- Memoria (INICIO) : = Valor

 C.- Inicio = Inicio + 1

 2.- 'CR' ; Entonces:

 A.- Memoria (Inicio) : = Valor

 B.- Inicio : = Inicio + 1

 3.- 'l' ; Entonces:

 A.- Memoria (Inicio) : = Valor

 B.- Fin : = Verdadero

 4.- Otros : Ejecuta Rutina (ERROR)

 2.- 'CR' ; Inicio : = Inicio + 1

 3.- 'l' ; Fin : = Verdadero

 4.- Otros ; Ejecuta Rutina (ERROR)

12.- Hasta Fin : = Verdadero

Fin

.....

;

CODIGO

;

(SUSLOC)

14/II/83

MENSA : DB 'bbbbbbDIRECCIONb=b'
 'bbbbbbH'
 'bbbbbbCONTENIDOb=b'
 'bbbbbbH'
 'bbbbbbNUEVO CONTENIDO (H)b=b'
 '\$'

SUSLOC: LD DE,BUFSIS ; 1.- hasta 7.-
 LD HL,MENSA
 LD BC,73

LDIR
CALL OBTDIR ; 8.-
LD BC,(DIR) ; 9.-
LD (INICIO),BC
LD A,0 ; 10.-
LD (FIN),A

SUSL11: ; 11.-
ASCL6 BUFSIS+18,INICIO ; 11.A.-
LD HL,BUFSIS+41 ; 11.B.-
LD DE,(INICIO)
LD A,(DE)
CALL ASCII
LD DE,BUFSIS ; 11.C.-
LD C,IMPRIM
CALL CDOS
CALL BUFFER ; 11.D.-
CALL OBTEM ; 11.E.-
CP A,30H ; 11.F.1.-
JP M,SUSLF2
CP A,3AH
JP P,SUSLF1
SUB A,30H
JP SLF1A

SUSLF1: CP A,41H
JP M,ERROR
CP A,47H
JP P,ERROR
SUB A,37H

SLF1A : LD B,A ; 11.F.1.A.-
CALL OBTEM ; 11.F.1.B.-
CP A,30H ; 11.F.1.C.-
JP M,SLF1C2
CP A,3AH
JP P,SLF1C

	SUB	A, 30H	
	LD	C, A	
	JP	SL1C1A	
SLF1C :	CP	A, 41H	
	JP	M, ERROR	
	CP	A, 47H	
	JP	P, ERROR	
	SUB	A, 37H	
	LD	C, A	
SL1C1A:			; 11.F.1.C.1.A.-
	LD	A, B	
	ADD	A, A	
	ADD	A, C	
	LD	DE, (INICIO)	; 11.F.1.C.1.B.-
	LD	(DE), A	
	INC	DE	; 11.F.1.C.1.C.-
	LD	(INICIO), DE	
	JP	SUSL11	
SLF1C2:	CP	A, 'CR'	; 11.F.1.C.2.-
	JP	NZ, SLF1C3	
	LD	A, B	; 11.F.1.C.2.A.-
	LD	(DE), INICIO	
	LD	(DE), A	
	INC	DE	; 11.F.1.C.2.B.-
	LD	(INICIO), DE	
	JP	SUSL11	
SLF1C3:	CP	A, '/'	; 11.F.1.C.3.-
	JP	NZ, ERROR	; 11.F.1.C.4.-
	LD	A, B	; 11.F.1.C.3.A.-
	LD	DE, (INICIO)	
	LD	(DE), A	

```
        JP      SUSL12          ; 11.F.1.C.3.-  
SUSLF2: CP      A,'CR'        ; 11.F.2.-  
        JP      NZ,SUSLF3  
        LD      DE,(INICIO)  
        INC     DE  
        LD      (INICIO),DE  
        JP      SUSL11  
SUSLF3: CP      A,'/'          ; 11.F.3.-  
        JP      NZ,ERROR        ; 11.F.4.-  
SUSL12: LD      A,OFF          ; 12.-  
        LD      (FIN),A  
        RET
```

```
;:::::::::::::::::::::::::::::::::::::::::::::::::::::::::::  
;      PSEUDO-CODIGO           14/XII/82  
;  
;                      (ERROR)
```

```
; Inicio  
;   1.- Mensaje (1 : 25) := ''  
;   2.- Mensaje (5 : 22) := 'ERROR EN COMANDO'  
;   3.- Mensaje (23) := 'CR'  
;   4.- Mensaje (24) := 'LF'  
;   5.- Mensaje (25) := '$'  
;   6.- Imprime Mensaje (1 : 25)  
;  
; Fin  
;.....  
;      CODIGO           16/II/83  
;  
;                      (ERROR)
```

```
ERRCOM: DB 'ERROR EN COMANDO'  
ERROR : LD      A,020H          ; 1.-  
        LD      HL,BUFSIS  
        LD      B,25  
ERROR1: LD      (HL),A
```

INC	HL	
DJNZ	ERROR1	
LD	DE, BUFSIS+4	
LD	HL, ERRCOM	; 2.-
LD	BC,16	
LDIR		
LD	DE, BUFSIS+22	; 3.-
LD	A, CR	
LD	(DE), A	
INC	DE	; 4.-
LD	A, LF	
LD	(DE), A	
INC	DE	; 5.-
LD	A, PESOS	
LD	(DE), A	
LD	DE, BUFSIS	; 6.-
LD	C, IMPRIM	
CALL	CDOS	
RET		

;:::
; PSEUDO-CODIGO 15/XII/82
; (SUSREG)

```
; Inicio
;     1.- Mensaje (1 : 48) : = ' '
;     2.- ERROR : = Falso
;     3.- Ejecuta Rutina (OBTEN)
;     4.- Clasifica caracter entre:
;         A.- 'A' ; Entonces:
;             1.- Registro : = Acumulador "A"
;             2.- Mensaje (9 : 15) : = 'ACCA' : =
;             3.- Mensaje (18 : 19) : = ASCII (Memoria (ACCA))
;         B.- 'B' ; Entonces:
```

;

1.- Registro : = Acumulador "B"

;

2.- Mensaje (9 : 15) : = 'ACCB' : ='

;

3.- Mensaje (18 : 19) : = ASCII (Memoria (ACCB))

;

C.- 'I' ; Entonces:

1.- Ejecuta Rutina (OBTEN)

;

2.- Clasifica caracter entre:

;

A.- 'X' ; Entonces:

1.- Registro : = Indice "X"

;

2.- Mensaje (10 : 15) : = 'IX' : ='

;

3.- Mensaje (17 : 20) : = ASCII (Memoria (IX))

;

B.- 'Y' ; Entonces:

1.- Registro : = Indice "Y"

;

2.- Mensaje (10 : 15) : = 'IY' : ='

;

3.- Mensaje (17 : 20) : = ASCII (Memoria (IY))

;

C.- OTROS; Entonces:

1.- Ejecuta Rutina (NULO)

;

2.- ERROR : = Verdadero

;

D.- 'U'; Entonces:

1.- Ejecuta Rutina (OBTEN)

;

2.- Si caracter : = 'S'

;

A.- Entonces:

1.- Registro : = Stack del Usuario

;

2.- Mensaje (10 : 15) : = 'US' : ='

;

3.- Mensaje (17 : 20) : = ASCII (Memoria (US))

;

B.- De lo contrario:

1.- Ejecuta Rutina (NULO)

;

2.- ERROR : = Verdadero

;

E.- 'S'; Entonces:

1.- Ejecuta Rutina (OBTEN)

;

2.- Si caracter : = 'P'

;

A.- Entonces:

;

1.- Registro : = Stack Hardware

;

2.- Mensaje (10 : 15) : = 'SP : ='

;

3.- Mensaje (17 : 20) : = ASCII (Memoria (SP))

;

B.- De lo contrario:

;

1.- Ejecuta Rutina (NULO)

;

2.- ERROR : = Verdadero

;

F.- 'P'; Entonces:

;

1.- Ejecuta Rutina (OBTEN)

;

2.- Si caracter : = 'C'

;

A.- Entonces:

;

1.- Registro : = "PC"

;

2.- Mensaje (10 : 15) : = 'PC : ='

;

3.- Mensaje (17 : 20) : = ASCII (Memoria (PC))

;

B.- De lo contrario:

;

1.- Ejecuta Rutina (NULO)

;

2.- ERROR : = Verdadero

;

G.- 'D'; Entonces:

;

1.- Ejecuta Rutina (OBTEN)

;

2.- Clasifica caracter entre:

;

A.- 'P'; Entonces:

;

1.- Registro : = "DP"

;

2.- Mensaje (10 : 15) : = 'DP : ='

;

3.- Mensaje (18 : 19) : = ASCII (Memoria (DP))

;

B.- 'CR'; Entonces:

;

1.- Mete caracter

;

2.- Registro : = Acumulador "D"

;

3.- Mensaje (9 : 15) : = 'ACCD : ='

;

4.- Mensaje (17 : 20) : = ASCII (Memoria (ACCD))

;

C.- OTROS; Entonces:

;

1.- Ejecuta Rutina (NULO)

```

;          2.- ERROR : = Verdadero
; H.- 'C'; Entonces:
;     1.- Ejecuta Rutina (OBTEN)
;     2.- Si caracter : = 'C'
;         A.- Entonces:
;             1.- Registro : = 'CC'
;             2.- Mensaje (10 : 15) : = 'CC : ='
;             3.- Mensaje (18 : 19) : = ASCII (Memoria (CC))
;
;         B.- De lo contrario:
;             1.- Ejecuta Rutina (NULO)
;             2.- ERROR : = Verdadero
;
; I.- OTROS; Entonces:
;     1.- Ejecuta Rutina (NULO)
;     2.- ERROR : = Verdadero
;
; 5.- Si ERROR : = Falso
;     A.- Entonces:
;         1.- Mensaje (29 : 48) : = 'NUEVO VALOR (HEX) : '
;             = $'
;         2.- Imprime Mensaje (1 : 48)
;         3.- Ejecuta Rutina (BUFFER)
;         4.- Ejecuta Rutina (OBTEN)
;         5.- Clasifica caracter entre:
;             A.- '0' hasta 'F'; Entonces:
;                 1.- Valor : = Ordinal de caracter
;                 2.- Ejecuta Rutina (OBTEN)
;                 3.- Clasifica caracter entre:
;                     A.- '0' hasta 'F'; Entonces:
;                         1.- Valor : = Valor * 16H + Ord.
;                             de caracter
;                         2.- Memoria (REGISTRO) : = Valor
;                             Memoria (REGISTRO) : = Valor
;                     B.- 'CR'; Memoria (REGISTRO) : = Valor
;
```

;
; C.- OTROS; Ejecuta Rutina (ERROR)
; B.- 'CR'; Entonces no afectar el Registro
; C.- OTROS; Ejecuta Rutina (ERROR)
; Fin

;.....
; CODIGO 28/II/83
; (SUSREG)

REGIS : DS 2
ERRO : DS 1
SUSRV : DS 1
ACUMA : DB 'ACCAb:='
ACUMB : DB 'ACCBb:='
ACUMD : DB 'ACCDb:='
INDX : DB 'IXbb:='
INDY : DB 'IYbb:='
STACKU: DB 'USbb:='
STACKS: DB 'SPbb:='
DIRPAG: DB 'DPbb:='
CODCON: DB 'CCbb:='
CONPRO: DB 'PCbb:='
NUEVAL: DB 'NUEVObVALORb(HEX)b:=\$'
SUSREG: LD A,020H ; 1.-
LD HL,00
PUSH HL
LD HL,BUF\$IS
LD B,48
SUSR1 : LD (HL),A
INC HL
DJNZ SUSR1
LD A,0 ; 2.-
LD (ERRO),A
CALL OBTEM ; 3.-
CP A,'A' ; 4.-

	JP	NZ,SUSR4B	; 4.A.-
	LD	BC,ACCA	; 4.A.1.-
	LD	(REGIS),BC	
	LD	A, \emptyset	; Tamaño valor = 2
	LD	(SUSRV),A	
	LD	DE,BUFSIS+8	; 4.A.2.-
	LD	HL,ACUMA	
	LD	BC,7	
	LDIR		
	ASC8	BUFSIS+17,ACCA	; 4.A.3.-
	JP	SUSR5	
SUSR4B:	CP	A,'B'	; 4.B.-
	JP	NZ,SUSR4C	
	LD	BC,ACCB	; 4.B.1.-
	LD	(REGIS),BC	
	LD	DE,BUFSIS+8	; 4.B.2.-
	LD	HL,ACUMB	
	LD	BC,7	
	LDIR		
	ASC8	BUFSIS+17,ACCB	; 4.B.3.-
	JP	SUSR5	
SUSR4C:	CP	A,'I'	; 4.C.-
	JP	NZ,SUSR4D	
	CALL	OBTEN	; 4.C.1.-
	CP	A,'X'	; 4.C.2.-
	JP	NZ,SUSC2B	; 4.C.2.A.-
	LD	BC,RIY	; 4.C.2.A.1.-
	LD	(REGIS),BC	
	LD	A, \emptyset FFH	; identifica tamaño
	LD	(SUSRV),A	; de Registro
	LD	DE,BUFSIS+9	; 4.C.2.A.2.-
	LD	HL,INDX	
	LD	BC,6	
	LDIR		

	ASC16	BUFSIS+16, RIY	; 4.C.2.B.3.-
	JP	SUSR5	
SUSR4D:	CP	A,'U'	; 4.D.-
	JP	NZ, SUSR4E	
	CALL	OBTEN	; 4.D.1.-
	CP	A,'S'	; 4.D.2.-
	JP	NZ, SUSNUL	; 4.D.2.A.-
	LD	BC, US	; 4.D.2.A.1.-
	LD	(REGIS), BC	
	LD	A, 0FFH	
	LD	(SUSRV), A	
	LD	DE, BUFSIS+9	; 4.D.2.A.2.-
	LD	HL, STACKU	
	LD	BC, 6	
	LDIR		
	ASC16	BUFSIS+16, US	; 4.D.2.A.3.-
	JP	SUSR5	
SUSR4E:	CP	A,'S'	; 4.E.-
	JP	NZ, SUSR4F	
	CALL	OBTEN	; 4.E.1.-
	CP	A,'P'	; 4.E.2.-
	JP	NZ, SUSNUL	; 4.E.2.A.-
	LD	BC, RSP	; 4.E.2.A.1.-
	LD	(REGIS), BC	
	LD	A, 0FFH	
	LD	(SUSRV), A	
	LD	DE, BUFSIS+9	; 4.E.2.A.2.-
	LD	HL, STACKS	
	LD	BC, 6	
	LDIR		
	ASC16	BUFSIS+16, RSP	; 4.E.2.A.3.-
	JP	SUSR5	
SUSR4F:	CP	A,'P'	; 4.F.-

	JP	NZ, SUSR4G	
	CALL	OBTEN	; 4.F.1.-
	CP	A,'C'	; 4.F.2.-
	JP	NZ, SUSNUL	; 4.F.2.A.-
	LD	BC, RPC	; 4.F.2.A.1.
	LD	(REGIS), BC	
	LD	A, ØFFH	
	LD	(SUSRV), A	
	LD	DE, BUFSIS+9	
	LD	HL, CONPRO	
	LD	BC, 6	
	LDIR		
	ASC16	BUFSIS+17, RPC	; 4.F.2.A.3.-
	JP	SUSR5	
SUSR4G:	CP	A,'D'	; 4.G.-
	JP	NZ, SUSR4H	
	CALL	OBTEN	; 4.G.1.-
	CP	A,'P'	; 4.G.2.-
	JP	NZ, SUSG2B	; 4.G.2.A.-
	LD	BC, DP	
	LD	(REGIS), BC	
	LD	DE, BUFSIS+9	; 4.G.2.A.1.-
	LD	HL, DIRPAG	
	LD	BC, 6	
	LDIR		
	ASC8	BUFSIS+17, DP	; 4.G.2.A.3.-
	JP	SUSR5	
SUSG2B:	CP	A,'CR'	; 4.G.2.B.-
	JP	NZ, SUSNUL	
	LD	BC, (APINIC)	; 4.G.2.B.1.-
	DEC	BC	
	LD	(APINIC), BC	
	LD	A, CR	
	LD	(DE), A	

— 360 —

	LD	BC,ACCD	; 4.G.2.B.2.-
	LD	(REGIS),BC	
	LD	A,ØFFH	
	LD	(SUSRV),A	
	LD	DE,BUFSIS+8	; 4.G.2.B.3.-
	LD	HL,ACUMD	
	LD	BC,7	
	LDIR		
	ASC8	BUFSIS+16,ACCA	; 4.G.2.B.4.-
	ASC8	BUFSIS+18,ACCB	
	JP	SUSR5	
SUSR4H:	CP	A,'C'	; 4.H.-
	JP	NZ,SUSNUL	; 4.I.-
	CALL	OBTEN	; 4.H.1.-
	CP	A,'C'	; 4.H.2.-
	JP	NZ,SUSNUL	; 4.H.2.A.-
	LD	BC,CC	; 4.H.2.A.1.-
	LD	(REGIS),BC	
	LD	DE,BUFSIS+9	; 4.H.2.A.2.-
	LD	HL,CODCON	
	LD	BC,6	
	LDIR		
	ASC8	BUFSIS+17,CC	; 4.H.2.A.3.-
	JP	SUSR5	
SUSNUL:			; 4.(C....H).2.B.-
	CALL	NULO	; 4.(C....H).2.B.1.-
	LD	A,ØFFH	; 4.(C....H).2.B.2.-
	LD	(ERRO),A	
SUSR5 :	LD	A,(ERRO)	; 5.-
	LD	E,A	
	LD	A,ØFFH	
	CP	A,B	
	JP	NZ,SUSR5A	
	RET		

SUSR5A:
LD DE, BUFSIS+28 ; 5.A.-
LD HL, NUEVAL
LD BC, 21
LDIR
LD C, IMPRIM ; 5.A.2.-
LD DE, BUFSIS.
CALL CDOS
CALL BUFFER ; 5.A.3.-
CALL OBTEM ; 5.A.4.-
SUS5A5: CP A, 30H ; 5.A.5.-
JP M, SUSR5B
CP A, 3AH
JP P, SUS5B0
SUB A, 30H
JP SUS55A
SUS5B0: CP A, 41H
JP M, ERROR
CP A, 47H
JP P, ERROR
SUB A, 37H
SUS55A: LD E, A
LD D, Ø
POP HL
ADD HL, HL
ADD HL, HL
ADD HL, HL ; 5.A.5.A.1.-
PUSH HL
CALL OBTEM
CP A, 'CR'
JP NZ, SUS5A5
POP HL
LD A, (SUSRV)

	CP	A, Ø
	JP	Z, SR2BCD
	LD	A, H
	LD	DE, (REGIS+1)
	LD	(DE), A
SR2BCD:	LD	A, L
	DEC	DE
	LD	(DE), A
	RET	
SUSR5B:	CP	A, 'CR'
	JP	NZ, ERROR
	RET	

;::

C O N C L U S I O N E S


Al resolver un problema es recomendable, primeramente, hacer un análisis y en seguida planear sus posibles soluciones. En nuestro caso de simular la programación de un microprocesador MC6809, la etapa de análisis consistió en conocer las características de funcionamiento del microprocesador, tales como:

- a) Modos de direccionamiento.
- b) Instrucciones.
- c) Registros.
- d) Capacidades.
- e) Facultades.
- f) Banderas.

La etapa de planeación se realizó agrupando el programa simulador en rutinas y subrutinas. Todas las instrucciones del microprocesador fueron agrupadas en seis rutinas. También se hicieron rutinas de utilería encargadas de ejecutar los requerimientos del usuario, tales como, mostrar contenido de registros o localidades de memoria, cambiar el contenido de registros o localidades de memoria, etc..

La tercera y última etapa es en sí el programa con código del microprocesador Z-80 que simula la programación del microprocesador MC6809.

Este método hace más fácil pero más "largo" el camino para solucionar nuestro problema, ya que las primeras dos etapas (definición y pseudocódigo) son puramente comentarios, pero creemos que es necesario incluirlas para ir despejando poco a poco las dudas que pudiésemos surgir en la etapa de código. El paso de pseudocódigo a código es ya muy rápido tal como lo indica la siguiente gráfica:



Este proceso presenta una gran facilidad para su estudio a los lectores que estén poco familiarizados con la programación de estos dos procesadores, ya que irán adentrándose en el programa de una forma simple y sencilla, leyendo primamente la definición, en seguida la etapa intermedia (pseudocódigo) y al llegar a la tercera y última etapa el lector tendrá ya un amplio conocimiento de lo que el código pretende hacer (note que tiene además comentarios a la derecha de las instrucciones, los cuales representan los incisos correspondientes en el pseudocódigo, proporcionándose así una valiosa ayuda para descifrar lo que una o varias instrucciones pretenden hacer.

La ventaja principal que se obtiene al operar correctamente el programa es obviamente el resultado de la simulación, "el poder trabajar con un microprocesador que físicamente no se tiene" sino que es simulado por una secuencia lógica de instrucciones de otro procesador, en nuestro caso el Z-80.

El haber realizado esta tesis incrementa grandemente nuestros conocimientos sobre:

- a) Manejo de computadoras.
- b) Lenguaje de programación del Z-80.
- c) Lenguaje de programación del MC6809.
- d) Análisis de problemas.

Un apéndice C fué incluido en este trabajo para mostrar al lector algunos ejemplos sobre programación del microprocesador que se simuló (MC6809).

Uno de los instrumentos más poderosos ideado por el hombre para la solución de problemas de cualquier índole es sin duda la computación electrónica. Cuando hay que contestar a la pregunta "¿ Para que puedo yo usar una computadora?", resulta muy difícil hacerlo, pues si se responde "para lo que usted quiera", el que recibe la respuesta no quedará satisfecho, pues piensa que se le está contestando para salir del paso. Sin embargo, la respuesta es correcta, ya que la limitación de sus aplicaciones reside sólamente en el ingenio del usuario.

La simulación encuentra aplicación en todas las ciencias y particularmente en las ramas de la Ingeniería como son: Computación, Construcción, Aviación, Diseño de automóviles, etc..

B I B L I O G R A F I A .

- 1.- *Motorola: "MC6809-MC6809E 8-BIT MICROPROCESSOR PROGRAMMING", Original issue: March 1, 1981.*
- 2.- *Cronemco: "Z-60 MICROCOMPUTER DEVICES TECHNICAL MANUAL", Cronemco, Inc., October 1978.*
- 3.- *Cronemco: "Z-60 MACRO ASSEMBLER INSTRUCTION MANUAL", - Cronemco, Inc., October 1976.*
- 4.- *Revista: "INFORMACION CIENTIFICA Y TECNOLOGICA", Serie C y t, Octubre de 1983, vol. 5, Núm. 65.*
- 5.- *Serie, Mundo Electrónico: "MICROPROCESADORES Y MICROCOMPUTADORES", Larcomar, Boixareu Editores, S.A. - Edición, 1978.*
- 6.- *A. Clare, Christopher : "DESIGNING LOGIC SYSTEMS USING STATE MACHINES", McGraw-Hill Book Company, 1973.*
- 7.- *S. Peatman, John: "MICROCOMPUTER BASED DESIGN".*

— A.1 —

APENDICE A

TABLAS DE INSTRUCCIONES DEL MC6809

Las Tablas A.1, A.2 y A.3 contienen una compilación de datos que ayudarán en la programación del M6809.

La Tabla A.4 es el mapa de código de operación para el M6809. El número(s) para cada instrucción indica el número de ciclos de máquina requeridos para ejecutar dicha instrucción. Cuando el número contiene un "1" (ejemplo 4+1), este indica que el modo de direccionamiento de indexado está siendo usado y que un número adicional de ciclos de máquina pueden ser requeridos. La Tabla A.5 determina los ciclos de máquina adicionales a ser sumados.

Algunas instrucciones en el mapa de código de operación tienen dos números, el segundo dentro de un parentesis. Indica que la instrucción involucra un salto (branch). El número entre parentesis se aplica si el salto fué hecho.

La notación de "página 2, página3" en la columna uno indican que todas las instrucciones de página 2 estan precedidas por un código de operación 10 hexadecimal y todas las instrucciones de página 3 estan precedidas por un código de operación 11 hexadecimal.

— A.2 —

Instruction	Forms	Addressing Mode		Description	5 3 2 1 0					
		Relative			H N Z V C					
		OP	#							
BLS	BLS	23	3	2 Branch Lower or Same	•	•	•	•	•	
	LBLS	10	5161	4 Long Branch Lower or Same	•	•	•	•	•	
BLT	BLT	2D	3	2 Branch < Zero	•	•	•	•	•	
	LBLT	10	5161	4 Long Branch < Zero	•	•	•	•	•	
BMI	BMI	28	3	2 Branch Minus	•	•	•	•	•	
	LBMI	10	5161	4 Long Branch Minus	•	•	•	•	•	
BNE	BNE	26	3	2 Branch Z ≠ 0	•	•	•	•	•	
	LBNE	10	5161	4 Long Branch Z ≠ 0	•	•	•	•	•	
BPL	BPL	2A	3	2 Branch Plus	•	•	•	•	•	
	LBPL	10	5161	4 Long Branch Plus	•	•	•	•	•	
BRA	SRA	20	3	2 Branch Always	•	•	•	•	•	
	LBRA	16	5	3 Long Branch Always	•	•	•	•	•	
BRN	BRN	21	3	2 Branch Never	•	•	•	•	•	
	LBRN	10	5	4 Long Branch Never	•	•	•	•	•	
BSR	BSR	8D	7	2 Branch to Subroutine	•	•	•	•	•	
	LBSR	17	9	3 Long Branch to Subroutine	•	•	•	•	•	
BVC	BVC	28	3	2 Branch V = 0	•	•	•	•	•	
	LBVC	10	5161	4 Long Branch V = 0	•	•	•	•	•	
BVS	BVS	29	3	2 Branch V = 1	•	•	•	•	•	
	LBVS	10	5161	4 Long Branch V = 1	•	•	•	•	•	

Instruction	Forms	Addressing Mode		Description	5 3 2 1 0					
		Relative			H N Z V C					
		OP	#							
BCC	BCC	24	3	2 Branch C = 0	•	•	•	•	•	
	LBCC	10	5161	4 Long Branch C = 0	•	•	•	•	•	
BCS	BCS	25	3	2 Branch C = 1	•	•	•	•	•	
	LBCS	10	5161	4 Long Branch C = 1	•	•	•	•	•	
BEQ	BEQ	27	3	2 Branch Z = 0	•	•	•	•	•	
	LBEO	10	5161	4 Long Branch Z = 0	•	•	•	•	•	
BGE	BGE	2C	3	2 Branch ≥ Zero	•	•	•	•	•	
	LBGE	10	5161	4 Long Branch ≥ Zero	•	•	•	•	•	
BGT	BGT	2E	3	2 Branch > Zero	•	•	•	•	•	
	LBGT	10	5161	4 Long Branch > Zero	•	•	•	•	•	
BHI	BHI	22	3	2 Branch Higher	•	•	•	•	•	
	LBHI	10	5161	4 Long Branch Higher	•	•	•	•	•	
BHIS	BHS	14	3	2 Branch Higher or Same	•	•	•	•	•	
	LBHS	10	5161	4 Long Branch Higher or Same	•	•	•	•	•	
BLE	BLE	2F	3	2 Branch ≤ Zero	•	•	•	•	•	
	LBLE	10	5161	4 Long Branch ≤ Zero	•	•	•	•	•	
BLO	BLO	25	3	2 Branch < Zero	•	•	•	•	•	
	LBLO	10	5161	4 Long Branch < Zero	•	•	•	•	•	

Tabla A.1 Ayuda de programación (saltos).

— A.3 —

Tabla A.2 Ayuda de programación (continuación).

Instruction	Forms	Addressing Modes										Description	5	3	2	1	0
		Immediate		Direct		Indexed		Extended		Inherent			H	N	Z	V	C
		Op	-	I	Op	-	I	Op	-	I	Op	-	I				
ABX																	
ADC	ADCA	99	2	2	99	4	2	A9	4+	2+	99	5	3				
	ADCB	C9	2	2	D9	4	2	E9	4+	2+	F9	5	3				
ADD	ADDA	BB	2	2	7B	4	2	AB	4+	2+	BB	5	3				
	ADDB	CB	2	2	DB	4	2	EB	4+	2+	FB	5	3				
	ADDI	CJ	4	3	D3	6	2	E3	6+	2+	F3	7	3				
AND	ANDA	B4	2	2	34	4	2	AA	4+	2+	B4	5	3				
	ANDB	C4	2	2	D4	4	2	E4	4+	2+	F4	5	3				
	ANOC	IC	3	2													?
ASL	ASLA																
	ASLB																
	ASL																
ASR	ASRB																
	ASR																
	ASR																
B+	BITA	BB	2	2	95	4	2	AS	4+	2+	BS	5	3				
	BITB	CS	2	2	DE	1	1	ES	4+	2+	FS	5	3				
CLB	CLRA																
	CLRB																
	CLR																
CMP	CMPA	B1	2	2	91	4	2	A1	4+	2+	B1	5	3				
	CMPB	C1	2	2	D1	4	2	E1	4+	2+	F1	5	3				
	CMPD	D1	5	4	10	7	3	10	7+	3+	10	8	4				
	CMPS	93	1	5	93	11	7	3	11	7+	3+	11	8	4			
	CMPU	8C	11	5	4	11	7	3	11	7+	3+	BC	8	4			
	CMPX	83	8C	4	3	93	6	2	A3	6+	2+	BC	7	3			
	CMPY	8C	10	5	4	10	7	3	10	7+	3+	10	8	4			
COM	COMA																
	COMB																
	COM																
CNA		3C	≥20	2													?
CNA																	
DEC	DECA																
	DECB																
	DEC																
EOP	EORA	BB	2	2	98	4	2	AB	4+	2+	BB	5	3				
	EORB	CB	2	2	DB	4	2	EB	4+	2+	FB	5	3				
EXG	R1, R2	1E	B	2													
INC	INCA																
	INCB																
	INC																
JMP																	
JSR																	
LD	LDA	B6	2	2	96	4	2	A6	4+	2+	B6	5	3				
	LDB	C6	2	2	D6	4	2	E6	4+	2+	F6	5	3				
	LDD	CC	3	3	DC	5	2	EC	5+	2+	FC	6	3				
	LDI	10	4	4	10	6	3	10	6+	3+	10	7	4				
	CE																
	LOU	CE	3	3	DE	5	2	EE	5+	2+	FE	6	3				
	LOX	BE	3	3	9E	5	2	AE	5+	2+	BE	6	3				
	LDY	10	4	4	10	6	3	10	6+	3+	10	7	4	*			
	BE																
LEA	LEAS																
	LEAU																
	LEAX																
	LEAY																
Legend		M	Complement of M										I	Test and set if true, cleared otherwise			
OP Operation Code (Hexadecimal)		-	Transfer into										•	Not Affected			
# Number of MPU Cycles		H	Half-carry (from bit 3)										CC	Condition Code Register			
# Number of Program Bytes		N	Negative (sign bit)										+	Concatenation			
+ Arithmetic Plus		Z	Zero (Reset)										V	Logical or			
- Arithmetic Minus			Overflow, Z's complement										A	Logical and			
* Multiply		C	Carry from ALU										≠	Logical Exclusive or			

— A.4 —

Tabla A.3 Ayuda de programación (continuación).

Instruction	Forms	Addressing Modes										Description	S	I	3	2	1	C
		Op	-	/	Op	-	/	Op	-	/	Op	-	/	H	I	N	Z	V
LSL	LSLA LSLB LSL				06	6	2	68	6+	2+	78	7	3	48 58	2	1		
LSR	LSRA LSRB LSR				04	6	2	64	6+	2+	74		3	44 54	2	1		
MUL														3D	11	1	A × B - D Unsigned	
NEG	NEGA NEG B NEG				00	6	2	60	6+	2+	70	7	3	40 50	2	1	A - 1 - A	
															1	B - 1 - B		
															1	M - 1 - M		
NOP														12	2	1	No Operation	
OR	ORA ORB ORCC	8A CA 1A	2	2	9A DA 1A	4	2	AA EA 3	4+	2+	BA FA 2	5	3					A V M - A
																		B V M - B
																		CC V IMM - CC
PSH	PSHS PSHU	34 36	5+	4	2													Push Registers on S Stack
			5+	4	2													Push Registers on U Stack
PUL	PULS PULU	35 37	5+	4	2													Pull Registers from S Stack
			5+	4	2													Pull Registers from U Stack
ROL	ROLA ROLB ROL				09	6	2	69	6+	2+	79	7	3	49 59	2	1	A B M	
																		C D7 C
ROR	RORA RORB ROR				06	6	2	66	6+	2+	76	7	3	46 56	2	1	A B M	
																	C D7 C	
RTI														3B	6-15	1	Return From Interrupt	
RTS														39	5	1	Return From Subroutine	
SBC	SBCA SBCB	82 C2	2	2	92 D2	4	2	A2 E2	4+	2+	B2 F2	5	3					A - M - C - 4
																	B - M - C - B	
SEX														1D	2	1	Sign Extend Bit in A	
ST	STA STB STD STS				97 D7 DD 10	4	2	A7 E7 ED 10	4+	2+	B7 F7 FD 10	5	3					A - M
																	B - M	
																	D - M M - I	
																	S - M M - I	
SUB	SUBA SUBB SUBD	80 C0 B3	2	2	90 D0 93	4	2	A0 E0 A3	4+	2+	B0 F0 B3	5	3					A - M - A
																	B - M - B	
																	D - M M - I - O	
SWI	SWI6 SWI25 SWI36													3F 10 3F 11 3F	19 20 20 20 1	1	Software Interrupt 1	
																	Software Interrupt 2	
																	Software Interrupt 3	
SYNC														13	≥ 4	1	Synchronize to Interrupt	
TFR	R1, R2	1F	6	2													R1 → R2	
TST	TSIA TSTB TST				0D	6	2	6D	6+	2+	7D	7	3	4D 5D	2	1	Test A	
																	Test B	
																	Test M	

Notes:

- This column gives a base cycle and byte count. To obtain total count, add the values obtained from the INDEXED ADDRESSING MODE table in Appendix F.
- R1 and R2 may be any pair of 8 bit or any pair of 16 bit registers.
The 8 bit registers are: A, B, CC, DP
The 16 bit registers are: X, Y, U, S, D, PC
- EA is the effective address
- The PSH and PUL instructions require 5 cycles plus 1 cycle for each byte pushed or pulled.
- 5(B) means: 5 cycles if branch not taken, 6 cycles if taken (Branch instructions)
- SWI sets I and F bits. SWI2 and SWI3 do not affect I and F
- Conditions Codes set as a direct result of the instruction.
- Value of half-carry flag is undefined.
- Special Case — Carry set if b7 is SET

Most-Significant Four Bits																	
DIR	REL	ACCA	ACCB	IND	EXT	IMM	DIR	IND	EXT	IMM	DIR	IND	EXT				
0000	0001	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111				
0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F		
0000 0	6 NEG	3 BRA PAGE2	4+1 LEAX	2 NEG	2 6+1	7	2	4 SUBA	4+1	6	2 SUBB	4 4+1	5		0		
0001 1	—	3 BBN/ PAGE3	4+1 LBRN LEAY	—	—	—	2	4 CMPA	4+1	5	2 CMPB	4 4+1	5		1		
0010 2	—	2 NOP	4+1 5(0) LBHI LEAS	—	—	—	2	4 SBCA	4+1	5	2 SBCB	4 4+1	5		2		
0011 3	6 COM	2 SYNC	4+1 5(0) LBLs LEAU	2 COM	2 6+1	7	4,6,6+1,7 SUBD	5,7,7+1,8 CMPD	5,7,7+1,8 CMPPU	—	4 ADDD	6 6+1	7		3		
0100 4	6 LSR	3 BHS 5(0) (BCS)	5+1/by PSHS	2 LSR	2 6+1	7	2	4 ANDA	4+1	5	2 ANDB	4 4+1	5		4		
0101 5	—	3 BLO 5(0) (BCS)	5+1/by PULS	—	—	—	2	4 BITA	4+1	5	2 BITB	4 4+1	5		5		
0110 6	6 ROR	5 LBRA	3 BNE/ 5(0) LBNE	2 ROR	2 6+1	7	2	4 LDA	4+1	5	2 LDB	4 4+1	5		6		
0111 7	6 ASR	9 LBSR	3 BEQ/ 5(0) LBEO	2 ASR	2 6+1	7	—	4 STA	4+1	5	—	4 STB	4+1	5		7	
1000 8	6 ASL (LSL)	—	3 BVC/ 5(0) LBVC	—	2	6+1	7	2	4 EORA	4+1	5	2	4 EORB	4+1	5		8
1001 9	6 ROL	2 DAA	3 BVS/ 5(0) LBVS	2 ROL	2 6+1	7	2	4 ADCA	4+1	5	2	4 ADCB	4+1	5		9	
1010 A	6 DEC	3 ORCC	3 BPL/ 5(0) LBPL	2 ABX	2 6+1	7	2	4 ORA	4+1	5	2	4 ORB	4+1	5		A	
1011 B	—	—	3 BMI/ 5(0) LBMI	6/16 RTI	—	—	2	4 ADDA	4+1	5	2	4 ADDB	4+1	5		B	
1100 C	6 INC	3 ANDCC	3 BGE/ 5(0) LBGE	20 CWAI	2 6+1	7	4,6,6+1,7 CMPX	5,7,7+1,8 CMPY	5,7,7+1,8 CMPS	—	3 LDD	5 5+1	6		C		
1101 D	6 TST	2 SEX	3 BLT/ 5(0) LBLT	11 MUL	2 6+1	7	7 BSR	7 JSR	7+1 LDY	8	—	5 STD	5+1	6		D	
1110 E	3 JMP	6 EXG	3 BGT/ 5(0) LBGT	—	—	3+1	4	3,5,5+1,6 LDX	4,6,6+1,7 LDY	—	3,5,5+1,6 LDU	4,6,6+1,7 LDS	—		E		
1111 F	6 CLR	7 TFR	3 BLE/ 5(0) LBLE	19/20/20 SWI/2/3	2	2 6+1	7	—	5,1+1,6 STX	6,6+1,7 STY	—	5,5+1,6 STU	6,6+1,7 SIS	—		F	

Tabla A.4 Mapa de códigos de operación.

Type	Forms	Non Indirect				Indirect			
		Assembler Form	Postbyte OP Code	~	#	Assembler Form	Postbyte OP Code	~	#
Constant Offset From R (twos complement offset)	No Offset	.R	1RR00100	0	0	[R]	1RR10100	3	0
	5 Bit Offset	n, R	0RRnnnnn	1	0	defaults to 8-bit			
	8 Bit Offset	n, R	1RR01000	1	1	[n, R]	1RR11000	4	1
	16 Bit Offset	n, R	1RR01001	4	2	[n, R]	1RR11001	7	2
Accumulator Offset From R (twos complement offset)	A - Register Offset	A, R	1RR00110	1	0	[A, R]	1RR10110	4	0
	B - Register Offset	B, R	1RR00101	1	0	[B, R]	1RR10101	4	0
	D - Register Offset	D, R	1RR01011	4	0	[D, R]	1RR11011	7	0
Auto Increment/Decrement R	Increment By 1	.R+	1RR00000	2	0	not allowed			
	Increment By 2	.R++	1RR00001	3	0	[.R+1]	1RR10001	6	0
	Decrement By 1	.R-	1RR00010	2	0	not allowed			
	Decrement By 2	.--R	1RR00011	3	0	[. .R]	1RR10011	6	0
Constant Offset From PC (twos complement offset)	8 Bit Offset	n, PCR	1XX01100	1	1	[n, PCR]	1XX11100	4	1
	16 Bit Offset	n, PCR	1XX01101	5	2	[n, PCR]	1XX11101	8	2
Extended Indirect	16 Bit Address	-	-	-	-	[n]	10011111	5	2
R = X, Y, U or S X = 00 Y = 01 X = Don't Care U = 10 S = 11									
* and + indicate the number of additional cycles and bytes for the particular variation									

Tabla A.5 Datos para el modo de direccionamiento de indexado

APENDICE B

EL MICROPROCESADOR Z-80

La familia de componentes MOSTEK Z-80 es un resultado del avance de las microcomputadoras. Estos componentes -- pueden ser configurados con cualquier tipo de memorias semiconductoras estandard para generar sistemas computacionales con un rango de capacidades extremadamente largo.

El Z-80 es totalmente compatible en software con el Mp 8080A.

El juego de componentes del Z-80 es superior tanto - en hardware como en software comparado con cualquier otro -- sistema microcomputarizado de 8 bits existente en el mercado.

La CPU es el corazón del sistema. Su función es obtener instrucciones de la memoria y realizar las operaciones - deseadas.

La CPU Z-80 cuenta con 18 registros de 8 bits y 4 registros de 16 bits. Todos los registros del Z-80 son llevados a cabo usando RAM'S estáticas.

Los registros incluyen dos juegos de seis registros de propósito general que pueden ser utilizados individualmente como registros de 8 bits o en pares como registros de 16. También cuenta con dos juegos de acumuladores y registros de banderas. Todo lo anteriormente dicho se ilustra en la Figu-

— B.2 —

ra B.1.




Fig. B.1 Configuración de registros en la CPU Z-80.

La CPU Z-80 puede ejecutar 158 tipos diferentes de instrucciones incluyendo las 78 de la CPU 8080A.

Las instrucciones pueden ser separadas en 11 grandes grupos, primeramente se ilustran estos grupos de una forma breve y concisa en 15 tablas con las cuales el lector podrá determinar todas las combinaciones disponibles de una determinada instrucción, y en seguida se muestran estos mismos 11 grupos pero con una información más detallada sobre las consecuencias que suceden al ejecutar una determinada instrucción.

- B.3 -

Tabla B.1 Grupo de cargado de 8 bits.

— B.4 —

Tabla B.2 Grupo de 16 bits "LD" "PUSH" y "POP".

		SOURCE									
		REGISTER							IMM. EXT.	EXT. ADDR.	REG INDIR
		AF	BC	DE	HL	SP	IX	IY	nn	Inn)	(SP)
DESTINATION	AF										F1
	BC								01 n	ED 4B n	C1
	DE								11 n	ED 5B n	D1
	HL								21 n	2A n	E1
	SP				F9		DD F9	FD F9	31 n	ED 7B n	
	IX								DD 21 n	DD 2A n	DD E1
	IY								FD 21 n	FD 2A n	FD E1
	EXT. ADDR.	Inn)		ED 43 n	ED 53 n	22 n	ED 73 n	DD 22 n	FD 22 n		
PUSH INSTRUCTIONS →	REG. IND	(SP)	F5	C5	D5	E5		DD E5	FD E5		
NOTE: The Push & Pop Instructions adjust the SP after every execution											POP INSTRUCTIONS

Tabla B.3 Grupo de inter-
cambios "EX" y "EXX".

		IMPLIED ADDRESSING				
		AF	SC, DE & HL	HL	IX	IY
IMPLIED	AF	08				
	BC, DE & HL			D9		
	DE				EB	
REG INDIR.	(SP)				E3	DD E3
						FD E5

— B.5 —

Tabla B.4 Grupo de transferencia de bloques.

		SOURCE	
DESTINATION	REG INDR	REC INDR	(HL)
		ED A0	'LDI' – Load DE ← (HL) Inc HL & DE, Dec BC
		ED B0	'LDIR' – Load (DE) ← (HL) Inc HL & DE, Dec BC Repeat until BC = 0
		ED A8	'LDD' – Load (DE) ← (HL) Dec HL & DE Dec BC
		ED B8	'LDDR' – Load (DE) ← (HL) Dec HL & DE Dec BC Repeat until BC = 0

Reg HL points to source
 Reg DE points to destination
 Reg BC is byte counter

Tabla B.5 Grupo de búsqueda de bloques.

SEARCH LOCATION	
REG INDR	(HL)
ED A1	'CPI' Inc HL, Dec BC
ED B1	'CPIR', Inc HL, Dec BC repeat until BC = 0 or find match
ED A9	'CPD' Dec HL & BC
ED B9	'CPDR' Dec HL & BC Repeat until BC = 0 or find match

HL points to location in memory
 to be compared with accumulative
 contents
 BC is byte counter

— B.6 —

Tabla B.6 Grupo de aritmética y lógica de 8 bits.

	SOURCE								REG ADR	INDEXED	IMMEDIATE			
	REGISTER ADDRESSING													
	A	B	C	D	E	H	L	IML						
'ADD'	87	B0	B1	B2	B3	B4	B5	B6	DD B6 c	FL 6E c	C6 n			
ADD w CARRY 'ADC'	8F	B8	B9	BA	BB	BC	BD	BE	DD B8 c	FO 8E c	CE n			
SUBTRACT 'SUB'	97	90	91	92	93	94	95	96	DD 96 c	FC 96 c	D6 n			
SUB w CARRY 'SBC'	9F	98	99	9A	9B	9C	9D	9E	DD 9E c	FD 9F c	DE n			
'AND'	A7	A0	A1	A2	A3	A4	A5	A6	DD A6 c	FD A6 c	E6 n			
'XOR'	AF	AB	A9	AA	AB	AC	AD	AE	DD AE c	FD AE c	EE n			
'OR'	B7	B0	B1	B2	B3	B4	B5	B6	DD B6 c	FO B6 c	F6 n			
COMPARE 'CP'	BF	B8	B9	BA	BB	BC	BD	BE	DD BE c	FD BE c	FE n			
INCREMENT 'INC'	3C	04	0C	14	1C	24	2C	34	DD 34 c	FD 34 c				
DECREMENT 'DEC'	3D	05	0D	15	1D	25	2D	35	DD 35 c	FD 35 c				

Tabla B.7 Grupo de operaciones de propósito general.

Decimal Adjust Acc. 'DAA'	27
Complement Acc. 'CPL'	2F
Negate Acc. 'NEG' (2's complement)	ED 44
Complement Carry Flag. 'CCF'	3F
Set Carry Flag. 'SCF'	37

— B.7 —

Tabla B.8 Grupo de aritmética de 16 bits.

		SOURCE					
		BC	DE	HL	SP	IX	IY
DESTINATION	'ADD'	HL	09	19	29	39	
		IX	DD 09	DD 19		DD 39	DD 29
		IY	FD 09	FD 19		FD 39	FD 29
	ADD WITH CARRY AND SET FLAGS 'ADC'	HL	ED 4A	ED 5A	ED 6A	ED 7A	
	SUB WITH CARRY AND SET FLAGS 'SBC'	HL	ED 42	ED 52	ED 62	ED 72	
INCREMENT 'INC.'		03	13	23	33	DD 23	FD 23
DECREMENT 'DEC'		0B	1B	2B	3B	DD 2B	FD 2B

Tabla B.9 Grupo de rotaciones y corrimientos.

Source and Destination											
TYPE OF ROTATE OR SHIFT	A	E	C	D	E	H	L	HL	DE	IV	IV
	RLC	CB 07	CB 00	CB 01	CB 02	CB 03	CB 05	CB 04	DD C8	FD C8	
	RAC	CB 07	CB 08	CB 06	CB 04	CB 08	CB 00	CB 01	DD D8	FD D8	
	RL	CB 17	CB 10	CB 11	CB 17	CB 13	CB 14	CB 15	DD D8	FD D8	
	RR	CB 17	CB 18	CB 19	CB 1A	CB 1B	CB 1C	CB 1D	DD E8	FD E8	
	SLA	CB 21	CB 20	CB 21	CB 22	CB 23	CB 24	CB 25	DD F8	FD F8	
	SRA	CB 31	CB 28	CB 29	CB 2A	CB 2B	CB 2C	CB 2D	DD G8	FD G8	
	SHL	CB 31	CB 30	CB 3A	CB 3B	CB 3C	CB 3D	CB 3E	DD H8	FD H8	
	RID							ED E			
	RPD							ED E			

RCL: Data Left Circular

RAC: Data Right Circular

RL: Left Circular

RR: Right Circular

SLA: Left

SRA: Right

SHL: Left Arithmetic

SRA: Right Arithmetic

RL: Left

RR: Right

RL: Left Logic

RR: Right Logic

RL: Left

RR: Right

— B.8 —

Tabla B.10 Grupo de manipulación de bits.

	REGISTER ADDRESSING								REG INDIR	INDEXED
	A	B	C	D	E	H	L	IHLI		
	B ⁺									
	0	CB 47	CB 40	CB 41	CB 42	CB 43	CB 44	CB 45	CB 46	DD CB 45 46
	1	CB 4F	CB 48	CB 49	CB 4A	CB 4B	CB 4C	CB 4D	CB 4E	DD CB 48 49 4E
	2	CB 51	CB 50	CB 51	CB 52	CB 53	CB 54	CB 55	CB 56	DD CB 51 56
	3	CB 57	CB 56	CB 58	CB 59	CB 58	CB 59	CB 5D	CB 5E	DD CB 57 5E
	4	CB 5F	CB 5C	CB 51	CB 52	CB 53	CB 54	CB 55	CB 56	DD CB 5C 56
	5	CB 6F	CB 6B	CB 69	CB 6A	CB 6B	CB 6C	CB 6D	CB 6F	DD CB 6B 6C 6F
	6	CB 71	CR 70	CB 71	CB 72	CB 73	CB 74	CB 75	CB 76	DD CB 70 76
	7	CB 7F	CB 78	CB 79	CB 7A	CB 7B	CB 7C	CB 7D	CB 7E	DD CB 78 7E
	0	CB 87	CB 80	CB 81	CB 82	CB 83	CB 84	CB 85	CB 86	DD CB 80 86
	1	CB 8F	CB 88	CB 89	CB 8A	CB 8B	CB 8C	CB 8D	CB 8E	DD CB 88 8F
	2	CB 97	CB 90	CB 91	CB 92	CB 93	CB 94	CB 95	CB 96	DD CB 90 96
	3	CB 9F	CB 98	CB 99	CB 9A	CB 9B	CB 9C	CB 9D	CB 9E	DD CB 98 9E
	4	CR A7	CB A0	CB A1	CB A2	CB A3	CB A4	CB A5	CB A6	DD CB A0 A6
	5	CB AF	CB AB	CB AC	CB AA	CB AB	CB AC	CB AD	CB AE	DD CB AB AE
	6	CB B7	CB B0	CB B1	CB B2	CB B3	CB B4	CB B5	CB B6	DD CB B0 B6
	7	CB BF	CB B8	CB B9	CB BA	CB BB	CB BC	CB BD	CB BE	DD CB B8 BE
	0	CB C1	CB C0	CB C1	CB C2	CB C1	CB C4	CB C5	CB C6	DD CB C0 C6
	1	CB CF	CB C8	CB C9	CB CA	CB CB	CB CC	CB CD	CB CE	DD CB C8 CE
	2	CB D7	CB D0	CB D1	CB D2	CB D3	CB D4	CB D5	CB D6	DD CB D0 D6
	3	CB DF	CB D8	CB D9	CB D4	CB D8	CB DC	CB DD	CB DE	DD CB D8 DE
	4	CB E7	CB E0	CB E1	CB E2	CB E3	CB E4	CB E5	CB E6	DD CB E0 E6
	5	CB EF	CB EB	CB E9	CB EA	CB EB	CB EC	CB ED	CB EE	DD CB EB EE
	6	CB F7	CB F0	CB F1	CB F2	CB F3	CB F4	CB F5	CB F6	DD CB F0 F6
	7	CB FF	CB F8	CB F9	CB FA	CB FB	CB FC	CB FD	CB FE	DD CB F8 FE

— B.9 —

Tabla B.11 Grupo de saltos, llamadas y regresos.

			CONDITION									
			UN COND	CARRY	NON CARRY	ZERO	NON ZERO	PARITY EVEN	PARITY ODD	SIGN NEG	SIGN POS	R+C B+L
JUMP 'JP'	IMMED. EXT.	m	C3 n n	DA n n	D2 n n	CA n n	C2 n n	EA n n	E2 n n	FA n n	F2 n n	
JUMP 'JR'	RELATIVE	PC+e	19 e-2	38 e-2	30 e-2	28 e-2	20 e-2					
JUMP 'JP'	REG. INDIR.	IHLI	E9									
JUMP 'JP'		(IX)	DD E9									
JUMP 'JP'		(IY)	FD E9									
'CALL'	IMMED. EXT.	m	CD n n	DC n n	D4 n n	CC n n	C4 n n	EC n n	E4 n n	FC n n	F4 n n	
DECREMENT B, JUMP IF NON ZERO 'DJNZ'	RELATIVE	PC+e										10 e-2
RETURN 'RET'	REGISTER INDIR.	(SP) (SP+1)	C9	D8	D0	C8	C0	E8	E0	F8	F0	
RETURN FROM INT 'RETI'	REG. INDIR.	(SP) (SP+1)	ED 4D									
RETURN FROM NON MASKABLE INT 'RETN'	REG. INDIR.	(SP) (SP+1)	ED 45									

Tabla B.12 Grupo de restablecido.

OP CODE		
0000 _H	C7	'RST 0'
0008 _H	CF	'RST 8'
0010 _H	D7	'RST 16'
0018 _H	DF	'RST 24'
0020 _H	E7	'RST 32'
0028 _H	EF	'RST 40'
0030 _H	F7	'RST 48'
0038 _H	FF	'RST 56'

— B.10 —

Tabla B.13 Grupo de entradas.

		PORT ADDRESS				
		IMMED.	REG INDIR.			
		n	(C)			
INPUT DESTINATION	INPUT 'IN'	A	ED 78			
		B	ED 40			
		C	ED 48			
		D	ED 50			
		E	ED 58			
		H	ED 60			
		L	ED 68			
'INI' – INPUT & Inc HL, Dec B		REG. INDIR		ED A2		
'INR' – INP, Inc HL, Dec B, REPEAT IF B≠0				ED B2		
'IND' – INPUT & Dec HL, Dec B				ED AA		
'INDR' – INPUT, Dec HL, Dec B, REPEAT IF B≠0				ED BA		
BLOCK INPUT COMMANDS						

— B.11 —

Tabla B.14 Grupo de salidas.

		SOURCE								REG. IND.	
		REGISTER									
			A	B	C	D	E	H	L	(HL)	
'OUT'	IMMED	n	D3 n								BLOCK OUTPUT COMMANDS
	REG IND	(C)	ED 79	ED 41	ED 49	ED 51	ED 59	ED 61	ED 69		
'OUTI' - OUTPUT Inc HL Dec b	REG IND	(C)								ED A3	
'OTIR' - OUTPUT, Inc HL, Dec B REPEAT IF B=0	REG IND	(C)								ED B2	
'OTUD' - OUTPUT Dec HL & B	REG IND	(C)								ED AE	
'OTDR' - OUTPUT Dec HL & B REPEAT IF B<0	REG IND.	(C)								ED BB	
		PORT DESTINATION ADDRESS									

Tabla B.15 Grupo de control de la CPU e instrucciones de miscelaneas.

'NOP'	00	8080 MODE
'HALT'	76	
DISABLE INT 'IDII'	F3	
ENABLE INT 'IEII'	FB	
SET INT MODE 0 'IMO'	ED 46	
SET INT MODE 1 'IM1'	ED 56	
SET INT MODE 2 'IM2'	ED 5E	
CALL TO LOCATION D03FH		INDIRECT CALL USING REGISTER I AND 8 BITS FROM INTERRUPTING DEVICE AS A POINTER

— B.12 —

La siguiente sección muestra un sumario del juego de instrucciones del Z-80. Las instrucciones tienen un arreglo lógico dentro de los grupos, tal como se muestra en las tablas.

Cada tabla indica el código de operación del mnemónico en lenguaje ensamblador, el código de operación efectivo, la operación simbólica, el contenido del registro de banderas después de la ejecución de cada instrucción, el número de bytes requeridos para cada instrucción, el número de ciclos de memoria y el número total de estados T (periodos de reloj externo) requeridos para la búsqueda y ejecución de cada instrucción. Se ha tenido la precaución de que cada tabla de una explicación total de las instrucciones que contiene, no siendo necesario consultar otra tabla o texto.

— B.13 —

Tabla B.16 Sumario de operaciones de banderas.

Instruction	D7				P/V		D0		Comments
	S	Z	H	V	P	N	C		
ADD A,s ADC A,s			X	X	X	V	0	1	8 bit add or add with carry
SUB s, SBCA s, CPA s, NEG			X	1	X	V	1	1	8 bit subtract, subtract with carry, compare and negate accumulator
ANOS			X	1	X	P	0	0	
GRZ, XOR L			X	0	X	P	0	1	Logical operations
INC			X	1	X	V	0	•	8 bit increment
DEC			X	1	X	V	1	•	8 bit decrement
ADD DD SS	•	•	X	X	X	•	0	1	16 bit add
ADC HL SS			X	X	X	V	0	1	16-bit add with carry
SBC HL SS			X	X	X	V	1	1	16-bit subtract with carry
PLA, RLCA, RRA, RRCA	•	•	X	0	X	•	0	1	Rotate accumulator
RLI, RLCS, RR1, RRCA	1	1	X	0	X	P	0	1	Rotate and shift instructions
SLA; SRA; SRL									
RLO, RRD	1	1	X	0	X	P	0	•	Rotate digit left and right
DAA	1	1	X	1	X	P	•	1	Decimal adjust accumulator
CPL	•	•	X	1	X	•	1	•	Complement accumulator
SCF	•	•	X	0	X	•	0	1	Set carry
CCF	•	•	X	X	X	•	0	1	Complement carry
INR, SCI	1	1	X	0	X	P	0	•	Input register indirect
INH INO OUTI OUTO	X	1	X	X	X	X	1	•	Block input and output
INR, INOR, OTIR, OTOR	X	1	X	X	X	X	1	•	I2 = 0 if B = 0 otherwise Z = 1
LDI, LDD	X	X	X	0	X	1	0	•	Block transfer instructions
LDI, LDOR	X	X	X	0	X	0	0	•	P/V = 1 if BC ≠ 0, otherwise P/V = 0
CPI CPIR, CPD CPDR	X	1	X	X	X	1	1	•	Block search instructions Z = 1 if A = (HL), otherwise Z = 0 P/V = 1 if BC ≠ 0, otherwise P/V = 0
LD A,I LD A,R	1	1	X	0	X	IFF	0	•	The content of the interrupt enable flip-flop (IFF) is copied into the P/V flag
BIT b,s	X	1	X	1	X	X	0	•	The state of bit b of location s is copied into the Z flag

The following notation is used in this table:

SYMBOL	OPERATION
C	Carry/borrow flag. C=1 if the operation produced a carry from the MSB of the operand or result.
Z	Zero flag. Z=1 if the result of the operation is zero.
S	Sign flag. S=1 if the MSB of the result is one.
P/V	Parity or overflow flag. Parity (P) and overflow (V) share the same flag. Logical operations affect this flag with the parity of the result while arithmetic operations affect this flag with the overflow of the result. If P/V holds parity, P/V=1 if the result of the operation is even, P/V=0 if result is odd. If P/V holds overflow, P/V=1 if the result of the operation produced an overflow.
H	Half-carry flag. H=1 if the add or subtract operation produced a carry into or borrow from bit 4 of the accumulator.
N	Add/Subtract flag. N=1 if the previous operation was a subtract. H and N flags are used in conjunction with the decimal adjust instruction (DAA) to properly correct the result into packed BCD format following addition or subtraction using operands with packed BCD format. The flag is affected according to the result of the operation.
•	The flag is unchanged by the operation.
0	The flag is reset by the operation.
1	The flag is set by the operation.
X	The flag is a "don't care".
V	P/V flag affected according to the overflow result of the operation.
P	P/V flag affected according to the parity result of the operation.
r	Any one of the CPU registers A, B, C, D, E, H, L.
s	Any 8-bit location for all the addressing modes allowed for the particular instruction.
ss	Any 16-bit location for all the addressing modes allowed for that instruction.
i	Any one of the two index registers IX or IY.
R	Refresh counter.
n	8-bit value in range <0, 255>
nn	16-bit value in range <0, 65535>

— B.14 —

Tabla B.17 Cargado de 8 bits.

Mnemonic	Symbolic Operation	Flags						Op-Code 76 543 210	Hex	No. of Bytes	No. of Cycles	States	No. of Mikro of T	Comments	
		S	Z	H	P/V	N	C								
LD r, s	r = s	•	•	X	•	X	•	•	• 01 r s		1	1	1	1	A ₂
LD r, n	r = n	•	•	X	•	X	•	•	• 00 r 110		2	2	7	000 - E	
LD r, (HL)	r = (HL)	•	•	X	•	X	•	•	• 01 r 110		1	2	7	010 - E	
LD r, (IX+d)	r = (IX+d)	•	•	X	•	X	•	•	• 11 011 101 01 r 110 - d -	DD	3	5	19	011 - E	
LD r, (IY+d)	r = (IY+d)	•	•	X	•	X	•	•	• 11 111 101 01 r 110 - d -	FD	3	5	19	111 - E	
LD (HL), r	(HL) = r	•	•	X	•	X	•	•	• 01 110 r		1	2	7	000 - E	
LD (IX+d), r	(IX+d) = r	•	•	X	•	X	•	•	• 11 011 101 01 110 r - d -	DD	3	5	19	011 - E	
LD (IY+d), r	(IY+d) = r	•	•	X	•	X	•	•	• 11 111 101 01 110 r - d -	FD	3	5	19	011 - E	
LD (HL), n	(HL) = n	•	•	X	•	X	•	•	• 00 110 110	36	2	3	10	000 - E	
LD (IX+d), n	(IX+d) = n	•	•	X	•	X	•	•	• 11 011 101 00 110 110 - d -	DD	4	5	19	011 - E	
LD (IY+d), n	(IY+d) = n	•	•	X	•	X	•	•	• 11 111 101 00 110 110 - d -	FD	4	5	19	011 - E	
LD A, (BC)	(A = (BC))	•	•	X	•	X	•	•	• 00 001 010	0A	1	2	7	000 - E	
LD A, (DE)	(A = (DE))	•	•	X	•	X	•	•	• 00 011 010	1A	1	2	7	000 - E	
LD A, (nn)	(A = (nn))	•	•	X	•	X	•	•	• 00 111 010 - n -	3A	3	3	13	000 - E	
LD (BC), A	(BC) = A	•	•	X	•	X	•	•	• 00 000 010	02	1	2	7	000 - E	
LD (DE), A	(DE) = A	•	•	X	•	X	•	•	• 00 010 010	12	1	2	7	000 - E	
LD (nn), A	(nn) = A	•	•	X	•	X	•	•	• 00 110 010 - n -	32	3	4	13	000 - E	
LD A, I	(A = I)	I	I	X	0	X	IFF	0	• 11 101 101 01 010 111	ED	2	2	5	000 - E	
LD A, R	(A = R)	I	I	X	0	X	IFF	0	• 11 101 101 01 011 111	ED	2	2	5	000 - E	
LD I, A	(I = A)	I	I	X	•	X	•	•	• 11 101 101 01 000 111	ED	2	2	5	000 - E	
LD R, A	(R = A)	I	I	X	•	X	•	•	• 11 101 101 01 001 111	ED	2	2	5	000 - E	

Notes: r, s means any of the registers A, B, C, D, E, H, L
IFF the content of the interrupt enable flip-flop (IFF) is copied into the P/V flag

Flag Notation: 1 = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown,
I = flag is affected according to the result of the operation

— B.15 —

Tabla B.18 Cargado de 16 bits.

Mnemonic	Symbolic Operation	S	Z	H	P/V	N	C	Op-Code 76 543 210 Hex	No. of Bytes	No. of Cycles	No. of M	No. of T States	Comments
LD dd nn	dd = nn	*	*	*	X	*	*	00 ddd 001	3	3	10	dd	Pair 00 EC
LD IX nn	IX = nn	*	*	y	x	*	*	11 011 101 00 100 001	DD 21	4	4	14	10 HL 01 DE 11 SP
LD IY nn	IY = nn	*	*	y	x	*	*	11 111 101 00 100 001	FD 21	4	4	14	
LD HL (nn)	H = (nn+1) L = (nn)	*	*	x	x	*	*	00 101 010	2A	3	5	16	
LD dd (nn)	ddH = (nn+1) ddL = (nn)	*	*	x	x	*	*	11 101 101 01 dd1 011	ED	4	6	20	
LD IX (nn)	IXH = (nn+1) IXL = (nn)	*	*	x	x	*	*	11 011 101 00 101 010	DD 2A	4	6	20	
LD IY (nn)	IYH = (nn+1) IYL = (nn)	*	*	y	y	*	*	11 111 101 00 101 010	FD 2A	4	6	20	
LD (nn) HL	(nn+1) = H (nn) = L	*	*	x	y	*	*	00 100 010	22	3	5	16	
LD (nn) dd	(nn+1) = ddH (nn) = ddL	*	*	x	x	*	*	11 101 101 01 dd0 011	ED	4	6	20	
LD (nn) IX	(nn+1) = IXH (nn) = IXL	*	*	x	y	*	*	11 011 101 00 100 010	DD 22	4	6	20	
LD (nn) IY	(nn+1) = IYH (nn) = IYL	*	*	x	x	*	*	11 111 101 00 100 010	FD 22	4	6	20	
LD SP HL	SP = HL	*	*	x	x	*	*	11 111 001	F9	1	1	6	
LD SP IX	SP = IX	*	*	y	x	*	*	11 011 101	DD	2	2	10	
LD SP IY	SP = IY	*	*	x	x	*	*	11 111 101	FD	2	2	10	
PUSH dd	(SP 2) = ddL (SP 1) = ddH	*	*	y	x	*	*	11 qq0 001		1	3	11	qq 00 BC
PUSH IX	(SP 2) = IXL (SP 1) = IXH	*	*	x	x	*	*	11 011 101	DD	2	4	15	01 HL
PUSH IY	(SP 2) = IYL (SP 1) = IYH	*	*	x	x	*	*	11 111 101	FD	2	4	15	11 AF
POP dd	qqH = (SP+1) qqL = (SP)	*	*	x	x	*	*	11 qq0 001		1	3	10	
POP IX	IXH = (SP+1) IXL = (SP)	*	*	x	x	*	*	11 011 101	DD	2	4	14	
POP IY	IYH = (SP+1) IYL = (SP)	*	*	y	x	*	*	11 111 101	FD	2	4	14	

Notes: dd is any of the register pairs BC, DE, HL, SP

qq is any of the register pairs AF, BC, DE, HL

(PAIR)_H (PAIR)_L refer to high order and low order eight bits of the register pair respectively.

e.g. BC_L = C, AF_H = A

Flag Notation: * = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown,
I flag is affected according to the result of the operation

Tabla B.19 Grupo de intercambio, transferencia y búsqueda de bloques.

Mnemonic	Symbolic Operation	S	Z	H	P/V	N	C	Op. Code	No. of Bytes	No. of M-Bytes	No. of T-States	Comments	
EX De, HL	DE → HL	•	•	X	•	X	•	11 101 011	E2	1	1	4	
EX AF, AF	AF → AF	•	•	X	•	X	•	00 001 000	08	1	1	4	
EXX	(BC → BC) (DE → DE) (HL → HL)	•	•	X	•	X	•	11 011 001	D9	1	1	4	
EX (SP), HL	H → (SP+1)	•	•	X	•	X	•	11 100 011	E3	1	5	19	
	L → (SP)												
EX (SP), IX	(IXH → (SP+1))	•	•	X	•	X	•	11 011 101	DD	2	6	23	
	(IXL → SP)							11 100 011	E3				
EX (SP), IY	(IYH → (SP+1))	•	•	X	•	X	•	11 111 101	FD	2	6	23	
	(IYL → SP)							11 100 011	E3				
LDI	(DE) → (HL)	•	•	X	0	X	1	0	11 101 101	ED	2	4	16
	DE ← DE+1							10 100 000	A0				
	HL ← HL+1												
	BC ← BC+1												
LDIR	(DE) → (HL)	•	•	X	0	X	0	0	11 101 101	ED	2	5	21
	DE ← DE+1							10 110 000	B0	2	4	16	
	HL ← HL+1												
	BC ← BC+1												
	Repeat until BC = 0												
LDD	(DE) → (HL)	•	•	X	0	X	1	0	11 101 101	ED	2	4	16
	DE ← DE+1							10 101 000	A8				
	HL ← HL+1												
	BC ← BC+1												
LDOR	(DE) → (HL)	•	•	X	0	X	0	0	11 101 101	ED	2	5	21
	DE ← DE+1							10 111 000	BB	2	4	16	
	HL ← HL+1												
	BC ← BC+1												
	Repeat until BC = 0												
CPI	A → (HL)	1	1	X	1	X	1	1	11 101 101	ED	2	4	16
	HL ← HL+1							10 100 001	A1				
	BC ← BC+1												
CPIR	A → (HL)	1	1	X	1	X	1	1	11 101 101	ED	2	5	21
	HL ← HL+1							10 110 001	B1	2	4	16	
	BC ← BC+1												
	Repeat until A = (HL) or BC = 0												
CPD	A → (HL)	1	1	X	1	X	1	1	11 101 101	ED	2	4	16
	HL ← HL+1							10 101 001	A9				
	BC ← BC+1												
CPDR	A → (HL)	1	1	X	1	X	1	1	11 101 101	ED	2	5	21
	HL ← HL+1							10 111 001	B9	2	4	16	
	BC ← BC+1												
	Repeat until A = (HL) or BC = 0												

Notes:

- 1 P/V flag is 0 if the result of BC=1 = 0, otherwise P/V = 1
- 2 Z flag is 1 if A = (HL), otherwise Z = 0

Flag Notation:

- = flag not affected, 0 = flag reset, 1 = flag set, X = flag unknown.
- 1 = flag is affected according to the result of the operation.

— B.17 —

Tabla B.20 Grupo de aritmética y lógica de 8 bits.

— B.18 —

Tabla B.21 Grupos de aritmética, propósito general y control del CPU.

Mnemonic	Symbolic Operation	Flags						Op-Code		No. of Bytes	No. of M Cycles	No. of T States	Comments		
		S	Z	H	P/V	N	C	76 543 210	Hex						
DAA	Converts acc. content into packed BCD following add or subtract with packed BCD operands.	I	I	X	I	X	P	*	I 00 100 111	27	1	1	4	Decimal adjust accumulator	
CPL	A - Ā	*	*	X	1	X	*	1	*	00 101 111	2F	1	1	4	Complement accumulator (One's complement)
NEG	A - Ā + 1	I	I	X	I	X	V	1	I 11 101 101	ED	2	2	8	Negate acc. (Two's complement)	
CCF	CY - CȲ	*	*	X	X	X	*	0	I 01 000 100	44				Complement carry flag	
SCF	CY - 1	*	*	X	0	X	*	0	I 00 110 111	37	1	1	4	Set carry flag	
NOP	No operation	*	*	X	*	X	*	*	*	00 000 000	00	1	1	4	
HALT	CPU halted	*	*	X	*	X	*	*	*	01 110 110	76	1	1	4	
DI*	IFF = 0	*	*	X	*	X	*	*	*	11 110 011	F3	1	1	4	
EI*	IFF = 1	*	*	X	*	X	*	*	*	11 111 011	FB	1	1	4	
IM 0	Set interrupt mode 0	*	*	X	*	X	*	*	*	11 101 101	ED	2	2	8	
IM 1	Set interrupt mode 1	*	*	X	*	X	*	*	*	01 000 110	46				
IM 2	Set interrupt mode 2	*	*	X	*	X	*	*	*	11 101 101	ED	2	2	8	
									*	01 011 110	5E				

Notes: IFF indicates the interrupt enable flip-flop
CY indicates the carry flip-flop.

Flag Notation: * = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown,
I = flag is affected according to the result of the operation

*Interrups are not sampled at the end of EI or DI

— B.19 —












Tabla B.22 Grupo de aritmética de 16 bits.

Mnemonic	Symbolic Operation	Flags						Op-Code		No. of Bytes	No. of Cycles	No. of States	Comments		
		S	Z	H	P/V	N	C	76 543 210	Hex						
ADD HL,ss	HL - HL+ss	*	*	X	X	X	*	0	1	00 ss1 001		1	3	11	ss Reg
										00 ss1 001				00	BC
AOC HL,ss	HL - HL+ss+CY	1	1	X	X	X	V	0	1	11 101 101	ED	2	4	15	01 DE
										01 ss1 010				10	HL
										01 ss0 010				11	SP
SBC HL,ss	HL - HL+ss-CY	1	1	X	X	X	V	1	1	11 101 101	ED	2	4	15	
										01 ss0 010				00	Reg.
ADD IX,pp	IX - IX + pp	*	*	X	X	X	*	0	1	11 011 101	DD	2	4	15	pp Reg.
										00 pp1 001				00	BC
										00 pp1 001				01	DE
										00 pp1 001				10	IX
										00 pp1 001				11	SP
ADD IY,rr	IY - IY + rr	*	*	X	X	X	*	0	1	11 111 101	FD	2	4	15	rr Reg.
										00 rr1 001				00	BC
										00 rr1 001				01	DE
										00 rr1 001				10	IY
										00 rr1 001				11	SP
INC ss	ss - ss + 1	*	*	X	*	X	*	*	*	00 ss0 011		1	1	6	
INC IX	IX - IX + 1	*	*	X	*	X	*	*	*	01 011 101	DD	2	2	10	
										00 100 011					
INC IY	IY - IY + 1	*	*	X	*	X	*	*	*	11 111 101	FD	2	2	10	
										00 100 011					
DEC ss	ss - ss - 1	*	*	X	*	X	*	*	*	00 ss1 011		1	1	6	
DEC IX	IX - IX - 1	*	*	X	*	X	*	*	*	11 011 101	DD	2	2	10	
										00 101 011					
DEC IY	IY - IY - 1	*	*	X	*	X	*	*	*	11 111 101	FD	2	2	10	
										00 101 011					

Notes: ss is any of the register pairs BC, DE, HL, SP
 pp is any of the register pairs BC, DE, IX, SP
 rr is any of the register pairs BC, DE, IY, SP.

Flag Notation: * = flag not affected, 0 = flag reset, 1 = flag set. X = flag is unknown.
 1 = flag is affected according to the result of the operation.

Tabla B.23 Grupo de rotaciones y corrimientos.

Mnemonic	Symbolic Operation	Flags						Op Code	No. of Bytes	No. of Cycle States	Comments	
		S	Z	H	V	N	C					
RLCA		•	•	X	0	X	•	01 000 000 111	07	1	4	
RLA		•	•	X	0	X	•	01 000 010 111	17	1	4	
RRCA		•	•	X	0	X	•	01 000 001 111	OF	1	4	
RRA		•	•	X	0	X	•	01 000 011 111	1F	1	4	
RLCx		1	1	X	0	X	P	01 110 001 011 00 000	CB	2	8	
RLC(HL)		1	1	X	0	X	P	01 110 001 011 00 000 110	CB	2	16	
RLC(IX+d)		1	1	X	0	X	P	01 110 011 101 11 001 011 CB - d - 00 000 110	DD	4	23	
RLC(IY+d)		1	1	X	0	X	P	01 111 101 11 001 011 CB - d - 00 000 110	FD	4	23	
RLS	 s ≡ r,(HL),(IX+d),(IY+d)	1	1	X	0	X	P	01 010			Instruction format and states are as shown for RLCs. To form new Op Code replace .000 or RLCs with shown code.	
RRCs	 s ≡ r,(HL),(IX+d),(IY+d)	1	1	X	0	X	P	01 001				
RRs	 s ≡ r,(HL),(IX+d),(IY+d)	1	1	X	0	X	P	01 011				
SLAs	 s ≡ r,(HL),(IX+d),(IY+d)	1	1	X	0	X	P	01 000				
SRA:s	 s ≡ r,(HL),(IX+d),(IY+d)	1	1	X	0	X	P	01 101				
SRL:s	 s ≡ r,(HL),(IX+d),(IY+d)	1	1	X	0	X	P	01 111				
RLO	A [7-4][3-0] [7-4][3-0](HL)	1	X	0	X	P	0	• 11 101 101 01 101 111	ED	2	5	18
RRD	A [7-4][3-0] [7-4][3-0](HL)	1	X	0	X	P	0	• 11 101 101 01 100 111	ED	2	5	18
								67				

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown.
! = flag is affected according to the result of the operation.

- B.21 -

Tabla B.24 Grupo de prueba, pone y borra bit.

Mnemonic	Symbolic Operation	Flags						Op-Code			No. of Bytes	No. of M Cycles	No. of T States	Comments	
		S	Z	H	P/V	N	C	76	543	210					
BIT b,r	$Z = f_b$	X	:	X	I	X	X	0	*	11 001 011	CB	2	2	18	r Reg
										01 b,r				000	B
BIT b,(HL)	$Z = f_{(HL)}_b$	X	:	X	I	X	X	0	*	11 001 011	CB	2	3	12	001 C
										01 b 110				010 D	
BIT b,(IX+d) _b	$Z = f_{(IX+d)}_b$	X	:	X	I	X	X	0	*	11 011 101	DD	4	5	20	011 E
										11 001 011	CB			100 H	
										- d -				101 L	
										01 b 110				111 A	
BIT b,(IY+d) _b	$Z = f_{(IY+d)}_b$	X	:	X	I	X	X	0	*	11 111 101	FD	4	5	20	b Bit Tested
										11 001 011	CB			000 0	
										- d -				001 1	
										01 b 110				010 2	
										- d -				011 3	
										01 b 110				100 4	
										- d -				101 5	
										01 b 110				110 6	
										- d -				111 7	
SET b,r	$f_b = 1$	*	*	X	*	X	*	*	*	11 001 011	CB	2	2	18	
										11 b,r					
SET b,(HL)	$f_{(HL)}_b = 1$	*	*	X	*	X	*	*	*	11 001 011	CB	2	4	15	
										11 b 110					
SET b,(IX+d)	$f_{(IX+d)}_b = 1$	*	*	X	*	X	*	*	*	11 011 101	DD	4	6	23	
										11 001 011	CB				
										- d -					
										11 b 110					
SET b,(IY+d)	$f_{(IY+d)}_b = 1$	*	*	X	*	X	*	*	*	11 111 101	FD	4	6	23	
										11 001 011	CB				
										- d -					
										11 b 110					
RES b,s	$s_b = 0$	*	*	X	*	X	*	*	*	10					To form new Op-
	$s \equiv r, (HL),$														Code replace 11 of SET b,s with
	$(IX+d),$														10 Flags and time
	$(IY+d)$														states for SET instruction

- B.22 -

Tabla B.25 Grupo de saltos.

Mnemonic	Symbolic Operation	Flags						Op-Code			No. of Bytes	No. of M	No. of T	Comments
		S	Z	H	P/V	N	C	76	543	210				
JP nn	PC = nn	-	-	X	-	X	-	-	11	000 011	C3	3	3	10
JP cc, nn	If condition cc is true PC = nn;	-	-	X	-	X	-	-	-	n -				cc Condition
	(otherwise continue)	-	-	X	-	X	-	-	11	cc 010		3	3	10
		-	-	X	-	X	-	-	-	n -				000 NZ non zero
		-	-	X	-	X	-	-	-	n -				001 Z zero
JR e	If PC = PC + e	-	-	X	-	X	-	-	00	011 000	18	2	3	12
		-	-	X	-	X	-	-	-	e2 -				111 FM sign negative
		-	-	X	-	X	-	-	00	111 000	38	2	2	7
		-	-	X	-	X	-	-	-	e2 -				If condition not met
JR C, e	If C = 0,	-	-	X	-	X	-	-	00	111 000	38	2	2	7
	(continue)	-	-	X	-	X	-	-	-	e2 -				If condition is met
	If C = 1,	-	-	X	-	X	-	-	00	110 000	30	2	2	7
	(PC = PC + e)	-	-	X	-	X	-	-	-	e2 -				If condition not met
JR NC, e	If C = 1,	-	-	X	-	X	-	-	00	110 000	30	2	2	7
	(continue)	-	-	X	-	X	-	-	-	e2 -				If condition not met
	If C = 0,	-	-	X	-	X	-	-	00	110 000	30	2	3	12
	(PC = PC + e)	-	-	X	-	X	-	-	-	e2 -				If condition is met
JR Z, e	If Z = 0	-	-	X	-	X	-	-	00	101 000	28	2	2	7
	(continue)	-	-	X	-	X	-	-	-	e2 -				If condition not met
	If Z = 1,	-	-	X	-	X	-	-	00	101 000	28	2	3	12
	(PC = PC + e)	-	-	X	-	X	-	-	-	e2 -				If condition is met
JR NZ, e	If Z = 1,	-	-	X	-	X	-	-	00	100 000	20	2	2	7
	(continue)	-	-	X	-	X	-	-	-	e2 -				If condition not met
	If Z = 0,	-	-	X	-	X	-	-	00	100 000	20	2	3	12
	(PC = PC + e)	-	-	X	-	X	-	-	-	e2 -				If condition is met
JP (HL)	PC = HL	-	-	X	-	X	-	-	11	101 001	E9	1	1	4
JP (IX)	PC = IX	-	-	X	-	X	-	-	11	011 101	DD	2	2	8
JP (IY)	PC = IY	-	-	X	-	X	-	-	11	101 001	E9	2	2	8
DJNZ, e	(B = B-1)	-	-	X	-	X	-	-	00	010 000	10	2	2	8
	If B = 0,	-	-	X	-	X	-	-	-	e2 -				If B = 0
	(continue)	-	-	X	-	X	-	-	-	e2 -				
		-	-	X	-	X	-	-	-	e2 -				
DJNZ, e	If B ≠ 0,	-	-	X	-	X	-	-	11	101 001	E9	2	3	13
	(PC = PC + e)	-	-	X	-	X	-	-	-	e2 -				If B ≠ 0

Notes: δ represents the extension in the relative addressing mode.

e is a signed two's complement number in the range $\leq 128, 129 \rangle$

e-2 in the op-code provides an effective address of $pc + e$ as PC is incremented by 2 prior to the addition of r_3 .

Flag Notation: • = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown,
! = flag is affected according to the result of the operation.

— B.23 —

Tabla B.26 Grupo de llamadas y regresos.

— B.24 —

Tabla B.27 Grupo de entradas y salidas.

Mnemonic	Symbolic Operation	Flags				Op Code			No of Bytes	No of M Cycles	No of T States	Comments	
		S	Z	H	P/V	N	C	76	543	210	Hex		
IN A, (n)	A = (n)	*	*	X	*	X	*	*	11 011 011	D2	2	3	11 n to A ₀ ~ A ₇ Acc to A ₈ ~ A ₁₅
IN R, (C)	r = (C) if r = 110 only the flags will be affected	:	:	X	:	X	P	O	11 101 101 01 r 000	ED	2	3	12 C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
INI	(HL) - (C) B = B - 1 HL = HL + 1	X	:	X	X	X	X	I	11 101 101 10 100 010	ED	2	4	16 C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
INIR	(HL) - (C) B = B - 1 HL = HL + 1 Repeat until B = 0	X	:	X	X	X	X	I	11 101 101 10 110 010	ED	2	5	21 (If B > 0) B to A ₈ ~ A ₁₅
1													
IND	(HL) - (C) B = B - 1 HL = HL - 1	X	:	X	X	X	X	I	11 101 101 10 101 010	ED	2	4	16 C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
INDR	(HL) - (C) B = B - 1 HL = HL - 1 Repeat until B = 0	X	:	X	X	X	X	I	11 101 101 10 111 010	ED	2	5	21 (If B > 0) B to A ₈ ~ A ₁₅
1													
OUT (n), A	(n) = A	*	*	X	*	X	*	*	11 010 011	D3	2	3	11 n to A ₀ ~ A ₇ Acc to A ₈ ~ A ₁₅
OUT (C), r	(C) = r	*	*	X	*	X	*	*	11 101 101 01 r 001	ED	2	3	12 C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
1													
OUTI	(C) = (HL) B = B - 1 HL = HL + 1	X	:	X	X	X	X	I	11 101 101 10 100 011	ED	2	4	16 C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
OTIR	(C) = (HL) B = B - 1 HL = HL + 1 Repeat until B = 0	X	:	X	X	X	X	I	11 101 101 10 110 011	ED	2	5	21 (If B > 0) B to A ₈ ~ A ₁₅
1													
OUTO	(C) = (HL) B = B - 1 HL = HL - 1	X	:	X	X	X	X	I	11 101 101 10 101 011	ED	2	4	16 C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
OTDR	(C) = (HL) B = B - 1 HL = HL - 1 Repeat until B = 0	X	:	X	X	X	X	I	11 101 101 10 111 011	ED	2	5	21 (If B > 0) B to A ₈ ~ A ₁₅
1													

Notes: 1: If the result of B - 1 is zero the Z flag is set, otherwise it is reset

Flag Notation: * = flag not affected, 0 = flag reset, 1 = flag set, X = flag is unknown,
! = flag is affected according to the result of the operation

- C.1 -

APENDICE C

EJEMPLOS DE PROGRAMACION DEL MC6809

Este apendice tiene como finalidad, mostrar al lector el formato de algunas de las instrucciones del MC6809 -- que pudieran resultar más complicadas.

Los programas indican la forma que deben llevar los mnemónicos, aunque debemos aclarar que tal como se muestran estos programas, no sería posible trabajar con ellos en la microcomputadora Cromenco, con la cual se simuló la programación del MC6809, ya que es necesario contar con el ensamblador de este microprocesador (MC6809). Esto es, el programa - simulador diseñado necesita del ensamblador para poder traducir las instrucciones indicadas en mnemónicos.

— C.2 —

; D E F I N I C I O N

; MULTIPLICACION (MULTIP)

; Elaboró : A. E. H. Fecha : 21/XI/83

; Objetivo :

; Realizar una multiplicación entre dos números, los -
; cuales tendrán 16 bits de mantisa y exponente de 8 -
; bits .

; Datos de entrada :

- ; - Byte menos significativo de la mantisa del multiplicando; etiqueta "MULTIB".
- ; - Byte más significativo de la mantisa del multiplicando; etiqueta "MULTIA".
- ; - Exponente del multiplicando; etiqueta "EXP1"
- ; - Byte menos significativo de la mantisa del multiplicador; etiqueta "MULTIB".
- ; - Byte más significativo de la mantisa del multiplicador; etiqueta "MULTIA".
- ; - Exponente del multiplicador ; etiqueta "EXP2" .

; Datos de salida :

- ; - Byte de resultado de exponente; etiqueta "EXPNT".
- ; - Byte más significativo del resultado; etiqueta --- "RESUL4" .
- ; - 2o. Byte más significativo del resultado; etiqueta "RESUL3" .
- ; - 3er. byte más significativo del resultado; etiqueta "RESUL2" .
- ; - Byte menos significativo del resultado; etiqueta "RESUL1" .

—C.3—

; Procedimiento :

; Se suman los exponentes y el resultado se guarda en -
; una etiqueta llamada "EXINTE". Se multiplican las man-
; tis, trabajadas en bytes, y el resultado se guarda_
; en las etiquetas "RESUL4", "RESUL3", "RESUL2" y --
; "RESULL" .

//////////

; PSEUDO-CODIGO 21/XI/83
; (MULTIP)

; Inicio

; 1.- Inicializar etiquetas
; 2.- Sumar los exponentes ("EXP1" + "EXP2") y cargar_
; el resultado en "EXPNTA" .
; 3.- ACCA := MULTI1B
; 4.- ACCB := MULTI2B
; 5.- Ejecuta MUL
; 6.- RESULT1 := ACCB
; 7.- PROD1B := ACCA
; 8.- ACCA := MULTI1A
; 9.- ACCB := MULTI2B
; 10.- Ejecuta MUL
; 11.- PROD2B := ACCB
; 12.- PROD2C := ACCA
; 13.- ACCA := PROD1B
; 14.- ACCA := ACCA + PROD2B
; 15.- RP1B := ACCA
; 16.- ACCA := PROD2C
; 17.- ACCA := ACCA + Carry
; 18.- RP1C := ACCA
; 19.- Si carry = Ø
; A.- Entonces; salta a paso 21

— 64 —

```

; 20.- Registro indice "X" := 1
; 21.- RPCAR := registro indice "X"
; 22.- ACCA := "MULTI1B"
; 23.- ACCB := MULTI2A
; 24.- Ejecuta MUL
; 25.- RP2A := ACCB
; 26.- PROD1B := ACCA
; 27.- ACCA := MULTI1A
; 28.- ACCB := MULTI2A
; 29.- Ejecuta MUL
; 30.- PROD2B := ACCB
; 31.- PROD2C := ACCA
; 32.- ACCA := PROD1B
; 33.- ACCA := ACCA + PROD2B
; 34.- RP2B := ACCA
; 35.- ACCA := PROD2C
; 36.- ACCA := ACCA + Carry
; 37.- RP2C := ACCA
; 38.- ACCB := RP1B
; 39.- ACCB := ACCB + RP2A
; 40.- RESULT2 := ACCB
; 41.- ACCB := RP1C
; 42.- ACCB := ACCB + RP2B + Carry
; 43.- RESULT3 := ACCB
; 44.- ACCB := RP2C
; 45.- ACCB := ACCB + Carry
; 46.- ACCA := Ø
; 47.- ACCD := ACCD + RPCAR
; 48.- RESULT4 := ACCB

; Fin

```

— C.5 —

; CODIGO
;

21/XI/83

MULTIP)

EXP1 :	DB	; 8 bits indicados; 1.-
EXP2 :	DB	; por el usuario.
EXPTE:	DS 1	.
MULTILA:	DB	; 16 bits
MULTILB:	DB	; indicados (USUARIO)
MULTI2A:	DB	; 16 bits indicados
MULTI2B:	DB	; por el usuario
PROD2B :	DS 1	
PROD2C :	DS 1	
RF1B :	DS 1	
RP1C :	DS 1	
RP2A :	DS 1	
RP2B :	DS 1	
RP2C :	DS 1	
RESULT1 :	DS 1	
RESULT2 :	DS 1	
RESULT3 :	DS 1	
RESULT4 :	DS 1	
RPCAR :	DS 2	
MULTIP :	LDA EXP1	; 2.-
	ADDA EXP2	
	STA EXPTE	
	LDA MULTI1B	; 3.-
	LDB MULTI2B	; 4.-
	MUL	; 5.-
	STB RESULT1	; 6.-
	STA PROD1B	; 7.-
	LDA MULTILA	; 8.-
	LDB MULTI2B	; 9.-
	MUL	; 10.-
	STB PROD2B	; 11.-

— C.6 —

	STA	PROD2C	; 12.-
	LDX	# 0	; indicador de carry
	LDA	PROD1B	; 13.-
	ADDA	PROD2B	; 14.-
	STA	RP1B	; 15.-
	LDA	PROD2C	; 16.-
	ADCA	# 0	; 17.-
	STA	RP1C	; 18.-
	BCC	MULTIPL	; 19.-
	LDX	# 1	; 20.-
MULTIPL:	STX	RPCAR	; 21.-
	LDA	MULTI1B	; 22.-
	LDB	MULTI2A	
	MUL		
	STB	RP2A	
	STA	PROD1B	
	LDA	MULTI1A	
	LDB	MULTI2A	
	MUL		; 29.-
	STB	PROD2B	
	STA	PROD2C	
	LDA	PROD1B	
	ADDA	PROD2B	; 33.-
	STA	RP2B	
	LDA	PROD2C	
	ADCA	# 0	; 36.-
	STA	RP2C	
	LDB	RP1B	
	ADDB	RP2A	
	STB	RESULT2	; 40.-
	LDB	RP1C	
	ADCB	RP2B	; 42.-
	STB	RESULT3	
	LDB	RP2C	

- C.7 -

```
ADCB    # $                 ; 45.-  
LDA     # $  
ADDD    RPCAR  
STB     RESULT4           ; 48.-  
RTS
```

;//////////
;//////////

; D E F I N I C I O N

; DIRECCIONAMIENTO DE DATOS (EJEMP)

; Elaboró : A. E. H. Fecha : 20/I/84

; Objetivo :

; Obtener datos con modos de direccionamiento
; diferentes para despues sumarlos.

; Datos de entrada :

; - Contenido de los registros "DP", "RLX", "RIY", "US" .
; - Direcciones que van concatenadas con el registro DP.
; (etiquetas; DIR1, DIR2 y DIR3)
; - Valores de los desplazamientos de 5 y 8 bits.
; (etiquetas; n, DESP5Y ; respectivamente).

; Datos de salida :

; - Resultado de la suma de los datos apuntados
; por las direcciones obtenidas.

; Procedimiento :

; Con el modo de direccionamiento directo se obtienen -

— C.3 —

; los tres primeros datos (DP:DIR1 , DP:DIR2 , DP:DIR3)
;
; y se suman.
;
; Con el modo de direccionamiento de indexado se realiza
; un desplazamiento de 5 bits (etiqueta "n") en el re-
; gistro "R1X" , y un desplazamiento de 8 bits (etique-
; ta "DESP5Y") en el registro "RIY", obteniéndose así -
; las direcciones efectivas de otros dos datos, los cua-
; les son adicionados a la suma anterior.
;
; Por último se realiza un decremento de 2 (direcciona-
; miento indirecto) en el contenido del stack del usuau-
; rio (US) este valor (16 bits) es la dirección efec-
; tiva del dato que nos interesa adicionar a la suma an-
; terior. La suma de todos los datos obtenidos quedará -
; en la etiqueta "RES" .

//////////

; PSEUDO-CODIGO 20/I/84
;
; (EJEMP)

; Inicio
;
; 1.- Cargar registros (DP, R1X, RIY, US)
;
; 2.- Cargar valores (8 bits) en las etiquetas DIR1 ,
; DIR2, DIR3 .
;
; 3.- Cargar valores de los desplazamientos de 5 y 8 bits
; ("n" y "DESP5Y")
;
; 4.- Sumar los datos apuntados por DIR1, DIR2, DIR3 con
; direccionamiento directo .
;
; 5.- Tomar en cuenta la bandera de carry .
;
; 6.- Guardar resultado en etiqueta "RES" .
;
; 7.- Realizar un desplazamiento de 5 bits en complemento
; de dos (+ 6 -) en la dirección apuntada por R1X,
; El dato apuntado por esta nueva dirección sumarlo a
; "RES" .

- C.9 -

i Fin

CODIGO 20/I/84
(EJEMP)

PARCIAL:	DS	1	
RES :	DS	2	
DIR1 :	EQU		; 2.-
DIR2 :	EQU		
DIR3 :	EQU		
n :	EQU		; 3.-
DESP5Y :	EQU		
PARTE2 :	DS	1	
EJEMP :	LDA	DIR1	; 4.-
	ADDA	DIR2	
	ADCA	DIR3	; 5.-
	LDB	# Ø	; dir. inmediato
	EXG	A,B	
	STD	RES	; 6.-
	BCC	SALTO	
	LDA	#% 1	; Valor inm. binario
	STD	RES	
SALTO :	LDB	n,X	; 7.-

— C.10 —

```
LDA      DESP5Y      ; 8.-  
STA      PARCIAL  
ADDB    PARCIAL  
LDA      ( , --U )   ; 9.-  
STA      PARTE2  
LDA      #$0          ; imm. hexadecimal  
ADC B    PARTE2  
BCC     SALTO2  
LDA      #% 1  
SALTO2 : ADDD    RES  
STD      RES  
RTS
```

;||||||||||||||||||||||||||||||||||||||||||||||||||||
;||||||||||||||||||||||||||||||||||||||||||||||||
;||||||||||||||||||||||||||||||||||||||||||||

I N D I C E A L F A B E T I C O
DE R U T I N A S

EQUONICO DEFINICION PSEUDOCODIGO CODIGO
P A G I N A S

ADD	152	296	296
ACJA	62	212	212
ACJS	63	213	213
ADJADD	170	321	322
ADJDC	159	273	273
ADJII	179	330	332
ADJLIS	110	236	236
ADM	153	237	237
BUR	164	309	310
BUFFER	60	196	196
CJR	112	244	244
CAPIC	125	257	258
CAPDY	124	256	256
CAPDU	123	266	267
CARX	161	308	308
COK	107	234	234
Canal	164	299	299
DAMC	137	269	270
DAC	112	241	241
DAC - 2	90	224	224
DASLOC	165	335	336
DASOF	163	332	332

<i>BRAZIL</i>	178	325	386
<i>BRAZIL</i>	183	339	341
<i>BRAZIL</i>	58	211	212
<i>BRAZIL</i>	60	195	195
<i>BRAZIL</i>	62	200	201
<i>BRAZIL</i>	177	323	323
<i>BRAZIL</i>	169	351	351
<i>BRAZIL</i>	141	276	276
<i>BRAZIL</i>	105	232	232
<i>GRUPO 0</i>	66	209	209
<i>GRUPO 1</i>	117	245	245
<i>GRUPO 2</i>	143	262	262
<i>GRUPO 3</i>	144	285	285
<i>GRUPO 4</i>	158	303	303
<i>GRUPO 5</i>	167	312	312
<i>INIST</i>	64	207	208
<i>INC</i>	123	242	242
<i>INC + 2</i>	97	223	223
<i>INIST</i>	90	213	214
<i>INIFIL</i>	182	332	333
<i>INIS</i>	169	314	314
<i>INM16</i>	127	260	260
<i>JAP</i>	116	244	244
<i>JAP</i>	165	311	311
<i>LBRAG</i>	120	249	249
<i>LBRG</i>	126	268	269
<i>LDS18</i>	174	319	320
<i>LDS16</i>	129	261	263

LADTD	162	208	308
LADTAL	166	212	312
LADTYA	122	261	261
LAA	146	266	267
LAR	102	235	235
ALU	156	301	302
ALG	106	233	233
ALDSEF	96	221	222
ALOPS	134	267	267
ALUL	153	345	345
ALYDIA	84	205	205
ALYDIA	191	206	207
ALYTOP	82	201	202
ALYDTS	93	217	218
ALYDTE	101	227	228
ALYDTEC	102	228	229
ALYEL	94	218	219
ALYELI	95	219	220
ALYELII	96	220	221
ALYELIV	101	207	207
ALYELV	103	209	209
ALYELVI	171	317	317
ALYELVII	175	321	321
ALYELOG	172	318	318
ALYCC	138	270	271
PAGE22	119	247	247
PAGE33	131	265	265
PACOF8	103	230	231
PACOF16	104	231	231

FRI	78	193	193
FSE	148	288	289
FUL	149	288	293
GBGA	100	226	227
GBGB	100	225	226
GBJB	103	229	229
GCL	111	239	240
GCR	108	236	236
GTI	153	297	297
RTS	151	295	295
GAI	140	275	276
GACOR	99	225	225
GUBAB	159	304	305
GUBCAR	170	314	315
GUBLCC	187	347	348
GUBKBB	189	352	356
GUST	186	346	347
G#	123	253	254
G#1	157	303	303
G#12	126	253	253
G#13	132	266	266
GTHC	135	268	268
TST	115	243	243
