

870117

# UNIVERSIDAD AUTONOMA DE GUADALAJARA

Incorporada a la Universidad Nacional Autónoma de México

## FACULTAD DE INGENIERIA MECANICA ELECTRICA



352  
Jesus.

TESIS CON  
FALLA DE ORIGEN

CONTROL DE FRECUENCIA VARIABLE PARA UN  
MOTOR TRIFASICO DE INDUCCION;  
ETAPA DE POTENCIA

## TESIS PROFESIONAL

QUE PARA OBTENER EL TITULO DE:  
INGENIERO MECANICO ELECTRICO  
PRESENTA:

ANDRES RUIZ MAPULA

GUADALAJARA, JAL., 1988



## **UNAM – Dirección General de Bibliotecas Tesis Digitales Restricciones de uso**

### **DERECHOS RESERVADOS © PROHIBIDA SU REPRODUCCIÓN TOTAL O PARCIAL**

Todo el material contenido en esta tesis está protegido por la Ley Federal del Derecho de Autor (LFDA) de los Estados Unidos Mexicanos (México).

El uso de imágenes, fragmentos de videos, y demás material que sea objeto de protección de los derechos de autor, será exclusivamente para fines educativos e informativos y deberá citar la fuente donde la obtuvo mencionando el autor o autores. Cualquier uso distinto como el lucro, reproducción, edición o modificación, será perseguido y sancionado por el respectivo titular de los Derechos de Autor.

I N T R O D U C C I O N .

## INTRODUCCION.

El uso de los motores de inducción, ya sean trifásicos o monofásicos, ha sido de gran popularidad en la industria, siendo usados como propulsor de bandas transportadoras, ventiladores, bombas, máquinas herramientas, etc.; esta popularidad se debe a los relativos bajos costos de producción y operación inherentes a este tipo de motores, así como su construcción robusta y a su fiabilidad.

Pero existe un gran problema para los motores de inducción al momento de existir una necesidad de velocidad variable en algún proceso.

La velocidad de un motor de inducción depende de dos variables, de la amplitud y de la frecuencia de su voltaje de excitación. A menor amplitud y frecuencia, menor velocidad y a mayor amplitud y frecuencia, mayor velocidad. Es por esto que necesitamos un sistema que nos maneje tanto la amplitud como la frecuencia del voltaje de excitación.

Una parte de este sistema se desarrollará en esta tesis, la etapa de potencia.

A N T E C E D E N T E S

## A N T E C E D E N T E S .

El problema de llevar a cabo un control de frecuencia-variable para un motor de inducción trifásico, es desarrollado por cuatro personas, a cada una de las cuales se les encogió una parte de dicho control. Para obtener una idea general del control, se dará una breve explicación del mismo-a continuación.

Las curvas típicas de velocidad/torque para un motor de inducción manejado a diferentes frecuencias son mostradas en la figura #1.




figura # 1

Hay que notar que la excitación del voltaje,  $V_{ac}$ , es reducido en la misma proporción que se reduce la frecuencia de mando, abajo de la frecuencia normal de operación (generalmente 60Hz.). Esta relación, entre voltaje y frecuencia, - mantiene constantes la corriente magnetizante y el flujo de aire a través del motor. Sin embargo, esta técnica de re-

lación constante entre voltaje y frecuencia no puede ser usada para frecuencias sobre la frecuencia normal de operación.

La operación del motor a frecuencias mayores que la normal ( $f_0$ ) puede ser obtenida solo si los datos de placa para voltaje de excitación y potencia de salida no son excedidos.

Esto puede ser realizado conservando constante el voltaje de excitación al trabajar con frecuencias arriba que la normal ( $f_0$ ) y cargando al motor con una potencia igual o menor que la normal (dato de placa).

Las condiciones de operación deseadas para el motor, — son mostradas en la figura #2.




figura # 2

De aproximadamente cero hasta  $f_0$ , es usado el mando de la relación constante voltaje-frecuencia, obteniendo así un torque constante de salida.

Sobre la frecuencia  $f_0$ , el voltaje de excitación es conservado constante y el valor de potencia normal puede ser obtenida. El límite máximo para la frecuencia de mando, es -forzado por la construcción del motor y depende del esfuerzo de inercia que puedan soportar el rotor y el estator.

En general, el constructor del motor puede ser consultado para conocer la compatibilidad de un motor en particular con un mando de frecuencia variable.

El mando de frecuencia variable que se desarrolló, maneja motores trifásicos de inducción de 1.5Hp y 208 V, por ser uno de los mas utilizados en la industria.

En orden de obtener las condiciones deseadas de operación (Fig.2) del motor, el sistema de mando debe ser capaz de controlar independientemente ambas características del motor, como son: el voltaje de excitación y la frecuencia de mando. Esto es usualmente realizado utilizando una configuración del sistema en que la línea trifásica de voltaje es -transformada en un voltaje cd variable.

El sistema de mando entonces invierte el voltaje cd variable para obtener así la frecuencia variable.

La transformación de la línea ca de voltaje en una variable cd, puede ser realizada por cualquiera de las configuraciones mostradas en la figura #3a y #3b.




figura # 3

El primer metodo, es un rectificador de onda completa - de la linea de voltaje ca, alisando el resultado por medio - de un filtro capacitivo y usando un regulador de switcheo - que produce una salida variable cd como se muestra en la fi- gura.3a. Este metodo tiene la ventaja de ser altamente eficiente y no requiere componentes voluminosos para el filtra- do.

Las desventajas son: posee un factor de corriente de li- nea pobre, mucho ruido de alta frecuencia y tiene manejo de fuerza en tres partes: 1) entrada rectificador, 2) elementos de switcheo y 3) salida del regulador de switcheo.

El segundo metodo mostrado en la figura 3b, usa rectifi- cadores controladores de fase para obtener la salida cd va- riable. Este metodo, es parecido al del regulador de swit- cheo, pero es mas eficiente, aunque requiere componentes de - filtrado mas voluminosos, pero el factor de corriente de li-

nea es mayor y solo tiene manejo de fuerza una sola vez.

Una vez que obtenemos la fuente de voltaje cd variable, el siguiente sistema requiere que el voltaje cd variable sea invertido en una forma de onda ca de frecuencia variable para el motor. Esta forma de onda debe ser sinusoidal, o tan cerrada como sea posible, para minimizar los componentes armónicos y por lo tanto, el calentamiento producido por los mismos en el motor.

La forma de onda de salida de los inversores puede ser una de las dos formas mostradas en la figura #4.




figura # 4

La forma de onda de la fig.4a es un pulso con anchura-modulada senoidalmente, cargado por un tres de pulsos. Esta es una clase de onda con bajo contenido armónico, que produce pocas perdidas en el motor..

Aunque, las perdidas en el switcheo de los semiconductores pueden ser altas y el circuito para generar este tipo de onda puede ser bastante complejo.

Una forma de onda mas sencilla de generar, se muestra en la fig. 4b. Esta forma de onda, conocida como casi-cuadrada, es aceptable para motores de menos de 10 Hp, y puede ser generada facilmente por un puente inversor de seis transistores como el mostrado en la figura #5.




figura # 5

Cualquiera de los inversores de onda antes descritos pueden ser usados con cualquiera de los dos sistemas de voltaje cd variable que se mostraron, para asi obtener un sistema que reuna el manejo independiente de frecuencia y voltaje de excitación del motor.

En el desarrollo de este control para motores de inducción trifásicos se escogieron los sistemas de:

Rectificadores controlados de fase, para transformar el voltaje ca en uno cd variable y el inversor de onda casi-cuadra-

da, para así obtener la frecuencia de mando deseada.

El inversor de onda casi-cuadrada fue escogido por su simplicidad, mientras que la configuración de los rectificadores controlados de fase tiene un voltaje de salida cercano a los 270 V requeridos para (280 V). La operación del motor clasificado.

Un detallado diagrama de bloques del sistema es mostrado en la figura #6.




figura # 6

La sección del rectificador controlado de fase, transforma la entrada trifásica de 208V en una fuente variable de voltaje cd.

El control del ángulo de conducción del semiconvertidor es obtenido sintiendo el cruce por cero del voltaje línea a línea de entrada en el circuito sensor de línea y controlando el retraso del comando de disparo del SCR.

La salida del semiconvertidor es entonces filtrada y alimentada al inversor. El circuito regulador mantiene el voltaje del bus,  $V_{cd}$ , en un valor constante determinado por la salida del circuito de control de pendiente.

El circuito de control de pendientes, controla a su vez la máxima aceleración y desaceleración del motor. Es el enlace entre las secciones de control para la amplitud y frecuencia variables del voltaje de excitación.

El bus de voltaje cd,  $V_{cd}$ , es invertido a una onda de voltaje de excitación del tipo casi-cuadrada por medio de la sección del puente inversor.

La frecuencia de mando de los inversores es generada por el circuito VCO (Oscilador de Voltaje-Controlado) el cual alimenta al generador de onda casi-cuadrada.

La salida del generador de onda casi-cuadrada determina todas las secuencias de conducción de los transistores del

puente inversor.

Los circuitos desarrollados en esta tesis son el generador de onda casi-cuadrada, etapa de tiempo muerto y regulación y por ultimo el puente inversor; que en conjunto forman una parte importante de la etapa de potencia del control de frecuencia variable para un motor trifásico de inducción.

En los próximos tres capítulos, se explicarán estos tres circuitos por separado.

C A P I T U L O I.

GENERADOR DE ONDA CASI-CUADRADA

## C A P I T U L O I.

## GENERADOR DE ONDA CASI-CUADRADA.

El Generador de onda casi-cuadrada tiene la función de, como su nombre lo indica, generar los disparos para un puente inversor de seis transistores como el mostrado en la figura #7a.




figura #7

Los disparos deben tener una secuencia igual a los de la figura #7b, para así, obtener entre líneas de la salida del puente inversor la onda casi-cuadrada de la figura 7b.

Podemos observar, en la última figura, que un ciclo completo para una señal de disparo, tenemos 6 tiempos "T", que para nuestro caso cada tiempo "T" equivale a  $\pi/3$  radianes - con respecto a la onda casi-cuadrada de la salida del puente inversor. De los seis tiempos "T", los primeros tres tiempos de  $Q_1$ , por ejemplo, lo mantienen en posición de encendi-

do y los últimos tres en posición de apagado; pero los mismos tres primeros tiempos mantiene apagado a  $Q_4$ , que es el transistor opuesto a  $Q_1$  en el puente, y los tres últimos tiempos lo mantienen encendidos.

Por lo anterior, para manejar una fase de salida del inversor son necesarias seis señales, una para cada tiempo, y, además que lleven una secuencia. Tres de estas señales son para manejar una mitad del sistema para una fase y las otras tres manejan la otra mitad, como ejemplo menciono  $Q_1$  y  $Q_4$ .

En el diagrama de los disparos (fig.7b), podemos notar que las señales son las mismas para todos los transistores - solo que intercaladas. Como estas señales son secuenciadas es obvio que necesitemos un dispositivo que nos ayude con esta secuencia, dicho dispositivo puede ser un contador en decimal, eliminando o no usando cuatro de sus dígitos.

En este momento nos encontramos con una pequeña limitación técnica, no es muy fácil obtener un contador decimal, - pero si, un contador BCD conectado en cascada con un decodificador BCD-a-Decimal obtenemos el contador decimal.  
(Figura #8).




figura # 8

Como se requiere que el control también tenga la característica de poder tener un dominio sobre el sentido de rotación del motor, entonces necesitamos además, que el contador sea progresivo/regresivo, para así, dar en un sentido o en otro los seis tiempos "T" de control para los transistores Q.

El contador seleccionado tiene también la característica de que se puede seleccionar con anticipación en qué dígito empieza el conteo para cuando sea puesto en operación.

Esta característica nos sirve para así poder eliminar los cuatro dígitos que no se utilizarán.

Se llegó a la conclusión, por medio de pruebas, que sería conveniente eliminar los dígitos D0,D7,D8 y D9, de la salida del decodificador BCD-a-Decimal, porque en BCD el número 1 (001) es el complemento del número 6 (110) y eso es fácil generarlos en las entradas de preselección del inicio de conteo, por medio de un simple inversor (Figura # 9).




figura # 9

Cuando en las entradas de preselección tenemos el número 1 (001) el conteo será progresivo, y cuando sea el 6 (110)

El siguiente problema es como eliminar los cuatro dígitos que no interesan. Eso lo podemos resolver por medio de una compuerta nor y un inversor not en cascada (Figura #10),




figura # 10

a la entrada de la compuerta nor colocamos los dígitos a eliminar (D0,D7,D8 y D9) y la salida del inversor not se coloca en la terminal de regreso al número preseleccionado en el — contador BCD, para así continuar inmediatamente la emisión — de los disparos sin perder continuidad.

El inversor not actúa esta vez como un "buffer" o regulador, es decir, hace que la salida de la compuerta nor se — haga mas congruente o "lisa".

Ahora tenemos que encontrar como relacionar los seis dígitos que tenemos útiles y las seis señales que ocupamos para disparar los transistores del inversor. Para esto podemos fabricar un decodificador en base a la tabla de verdad obtenida de la gráfica de disparos (fig.7b).

Para no usar compuertas NOR tan grandes como sería una de 6 entradas, se usarán 6 compuertas Nor de 3 entradas cada una, para representar con ellas la tabla de verdad; tienen-

do para cada una de las señales de disparo solo los tres tiempos como entradas de la compuerta Nor a usar (es decir, para  $Q_1$  solo T1, T2, T3 serán entradas), el circuito quedaría como el de la figura #11.




figura # 11

	T1	T2	T3	T4	T5	T6
Q1	1	1	1	Ø	Ø	Ø
Q2	Ø	1	1	1	Ø	Ø
Q3	Ø	Ø	1	1	1	Ø
Q4	Ø	Ø	Ø	1	1	1
Q5	1	Ø	Ø	Ø	1	1
Q6	1	1	Ø	Ø	Ø	1


tabla de verdad, figura # 11

Las dos redes resistivas/capacitivas conectadas antes de las compuertas Nor correspondientes, en los tiempos  $T_1$  y  $T_6$ , forman redes retrasadoras. Para eliminar condiciones de aceleración en el contador, es decir, para no poseer salidas de estado falso en los dígitos del contador.

El circuito retrasador tiene una constante de tiempo que viene dada por  $RC$ , en este caso, se usa una baja constante, porque así es requerida, dadas las condiciones mencionadas anteriormente.

$$\begin{aligned} T_{RC} &= (22 \times 10^3) (22 \times 10^{-12}) \\ &= 0.48 \mu s \\ &\approx 0.5 \mu s \end{aligned}$$

La constante es de  $0.5 \mu s$  y fijando el valor de la capacitancia se obtiene un valor de resistencia igual a  $22,727 \Omega$  el cual es aproximado a los  $22 K\Omega$  usados en la realidad en el circuito.



Ahora solo nos resta el control para manejar el contador BCD. Este control se implementó por medio de un arreglo de flip-flops tipo D, con terminales de set y reset de nivel alto.

En una parte del circuito se controla el encendido y apagado del motor, y que controla el arranque del contador - BCD. Al encender el contador todo se pone en ceros, pero gracias al sistema de la figura #10, pasamos inmediatamente al número preestablecido para iniciar el conteo.

En la otra parte se controla si la rotación es hacia un lado o hacia el otro, habilitando el contador por medio del sistema de la fig.9, ya sea para hacerlo progresivo o regresivo. Para esta parte tenemos un sistema de retraso del pulso de reloj, que usa el flip-flop, constituido por medio de una resistencia y un diodo, esto previene al flip-flop ser limitador de tiempo al momento de cambiar el sentido de rotación.

La frecuencia de los disparos es proporcional a la entrada de reloj del sistema, esta señal es la salida del oscilador de voltaje controlado (VCO). Ver diagrama general del circuito (Figura #13).




Figure # 13

## C O M P O N E N T E S .

## - Resistencias:

- 5 - 100 K $\Omega$  1/4 W (R86,87,89,90,91)
- 2 - 22 K $\Omega$  1/4 W (R110, 140)
- 1 - 10 K $\Omega$  1/4 W (R88)

## - Capacitores:

- 1 - 10  $\mu$ F 25 V electrolítico (C26)
- 2 - 22 pF (C41,27)

## - Diodos:

- 3 - IN4001

## - Lógica CMOS :

- 1 - CD4002M (U25)
- 2 - CD4013 EM (U16,18)
- 2 - CD4025 EM (U21,22)
- 1 - CD4028 BC (U20)
- 1 - CD4049M (U17)
- 1 - CD4510 EM (U19)

C A P I T U L O III.

ETAPA DE TIEMPO MUERTO Y REGULACION.

## C A P I T U L O II .

## ETAPA DE TIEMPO MUERTO Y REGULACION.

Esta etapa, en su principio, es muy simple, pero se qui so hacer énfasis en ella, puesto que, para un buen acoplamiento entre el generador de onda casi-cuadrada y el puente inversor, la etapa de tiempo muerto y regulación es necesaria.

El circuito electrónico, para cada una de las 6 señales de disparo, que salen del generador de onda casi-cuadrada, - es el de la figura #14




figura # 14

Como podemos apreciar, el arreglo del resistor, capacitor y diodo es un retardador de tiempo, este arreglo es el - que nos da el "tiempo muerto" ó tiempo de retardo necesario- para que al momento de llegar las señales de disparo al puente inversor, los transistores que están en oposición no estén encendidos simultáneamente, ya que esto ocasionaría una falla totalmente destructiva entre el bus Vcd y tierra.

Se sabe que un tiempo típico de retardo es de  $30\mu s$ , para que el circuito funcione adecuadamente, por esto es gene-

rado por el arreglo retardador de tiempo, del cual tenemos -- que calcular los valores de resistencia y capacitancia (El diodo es uno de propósito general), como se llevó a cabo en el capítulo I, aquí también se fijará el valor de la capacidad para así encontrar el de la resistencia.

$$\text{Si } C = 270 \text{ pF} \quad \text{y} \quad T = 30 \mu\text{s}$$

$$R = \frac{30 \times 10^{-6} \text{ s}}{270 \times 10^{-12} \text{ F}} = 111.11 \text{ K}\Omega$$

$$= 110 \text{ K}\Omega$$

Así, con esos valores de resistencia y capacitancia, podemos obtener el valor deseado de tiempo de retardo.

Ahora, regresando al circuito, observamos que después del retardador de tiempo tenemos un inversor y un "Buffer" en cascada, esto nos hace quella señal A sea "buffereada" para así pasar a ser A'. La palabra inglesa "Buffering" se puede traducir aceptablemente al español como "regulación", es decir, este circuito del inversor y "regulador" en cascada, nos transforma una señal distorsionada en una señal congruente o "lisa"; además que por tener alimentación independiente a la señal de entrada, estos dispositivos proveen mayor potencia en su salida que la que podríamos obtener de la señal solamente. Esta característica es importante, ya que, con estas señales se pretenden manejar o controlar los transistores del puente inversor, y con este arreglo, es posible lograrlo con eficiencia. Un circuito general con las 6 señales es mos-

trado en la figura #15.




figura # 15

## C O M P O N E N T E S .

## - Resistencias:

6 - 110 K $\Omega$  (R92,93,94,95,96,97)

## - Capacitores:

6 - 270 pF (C28,29,30,31,32,33)

## - Diodos:

6 - IN4001 (CR19,20,21,22,23,24)

## - Logica CMOS:

1 - CD4049M (U23)

1 - CD4050BM (U24)

C A P I T U L O III.

PUENTE INVERSOR..

## C A P I T U L O III.

## PUENTE INVERSOR.

Los transistores del puente inversor son compuestos por múltiples dispositivos PNP y NPN Darlingtons. Q22,23,24,; - Q26,27,28,; Q30,31,32, forman los PNP Darlingtons. Cada u no puede manejar hasta 15A de corriente del motor. Q34,38, 32 manejan los NPN Darlingtons y Q19,20,21 proveen una co-rriente de mando constante para los PNP Darlingtons. Los transistores de salida Q24,28,32,36,40,44 son darlingtons monolíticos, es decir, que estan en un solo paquete.

El mando de corriente constante de los PNP Darlingtons- es necesario, ya que el bus de voltaje, Vcd, puede variar — desde unos cuantos volta hasta los 230V. La configuración-Darlington NPN/PNP casi-complementaria es usada para que no- sean necesarias fuentes adicionales de potencia para propor- cionar el mando de la parte superior del puente de transisto- res.

Los diodos CR25,26,27,28,29,30, proveen una medida de - protección para la anterior circuitería de CMOS, si es que - existen eventos de falla en los transistores, por ahí se dre- na la sobrecorriente.

Los valores de las resistencias son valores típicos pa- ra este tipo de configuración.

Los transistores que manejan las altas corrientes (Q24, 23, 32, 36, 40, 44), es decir, las corrientes de linea del motor, son del tipo de "switches" o de los usados como interruptor.

Es conveniente hablar un poco mas de ellos, ya que en este circuito son de mucha importancia.

#### El transistor como interruptor.

Una aplicación importante del transistor se encuentra - en el campo siempre creciente de los circuitos de conmutación.

Esta amplia categoría de circuitos tiene aplicaciones desde campos tales como comutadoras digitales, hasta campos tales como el manejo de alta corrientes de linea, como sería - nuestro caso.

Cuando se utiliza como un interruptor, el interruptor, el transistor se opera en cualquiera de dos estados: conducción o no conducción. El estado de no conducción es el corte, mientras que el estado de conducción puede estar ya sea en la región activa o en la de saturación.

El análisis siguiente se concentra en estos dos estados de operación (corte y saturación) y, lo que es mas importante, en la transición de un estado a otro.

Un arreglo donde se muestra un transistor operando como interruptor es de la figura #16.




figura # 16


Este está conectado en la configuración de emisor común la cual se utiliza prácticamente en todas las aplicaciones de comutación, dado que su alta ganancia de corriente permite que una gran corriente del colector sea comutada por medio de una corriente de base relativamente pequeña. El transistor puede operar en modo ya sea de corte, activo o de saturación, lo que depende del estado de la corriente de base de entrada. En los circuitos de comutación, la condición de corte se denomina condición de "apagado" y la condición de saturación se denomina condición de "encendido". La condición activa conserva su nombre. Con corriente de base ce ro, o si la unión emisor-base tiene polarización inversa, el transistor cambia a "apagado" y únicamente fluye una pequeña corriente de fuga del emisor al colector. Con polarización directa de la unión emisor-base fluye una corriente de base, lo que da por resultado una considerable corriente de colector. Así, la cantidad de corriente de base controla el —

grado en que el transistor conduce la corriente del colector.

El valor de  $I_B$  controla entonces la resistencia entre el colector y el emisor (las terminales del interruptor). Si  $I_B=0$ , el transistor está "apagado" y la resistencia entre colector y emisor será muy alta; típicamente,  $R_{AP}$  oscilará entre 100 y 1000 megaohms, para un transistor de commutación de silicio (entre C y E).

Para cambiar a "encendido" el transistor-interruptor, el valor de la corriente de base debe ser mayor que  $I_B$  de saturación a fin de que el transistor se sature con  $I_c$  en su valor máximo, y  $V_{ce}$  sea muy pequeño. En esta región, el transistor tiene una resistencia muy baja,  $R_{en}$ , entre C y E.

Los dos estados del transistor-interruptor son mostrados en la figura #17.



El tiempo de transición entre estados de un transistor-interruptor es el principal factor que limita la frecuencia-máxima a la cual puede ocurrir la commutación. Por tal motivo es importante entender la respuesta de un transistor a un impulso de entrada.

Consideremos la respuesta del transistor-interruptor al pulso Vent, como se muestra en la figura #18.




figura # 18

En  $t=0$ , Vent en negativo, de modo que polariza inversamente la unión emisor-base, y el transistor está "apagado".

En  $t=t_1$ , Vent repentinamente aumenta a  $+10\text{V}$ . Si se supone que  $R_B$  es  $47\text{ k}\Omega$ , este valor de Vent finalmente propor-

cionará una corriente de base de 200mA haciendo que el transistor cambie a "encendido"; sin embargo, el transistor no responderá inmediatamente. El intervalo desde  $t=t_1$ , cuando  $V_{ent}$  cambia, hasta el tiempo en que la corriente asciende a 10% de su valor final, se denomina "tiempo de retardo",  $t_d$ .

El tiempo de retardo de la corriente de colector en elevarse desde el 10% hasta el 90% de su valor final se llama "tiempo de ascenso",  $t_r$ . La suma del tiempo de retardo y el tiempo de ascenso es la cantidad de tiempo que tarda el transistor para cambiar a "encendido" y se denomina tiempo de encendido,  $t_{enc}$ ; esto es:

$$t_{enc} = t_d + t_r.$$

Una vez que la corriente del colector alcanza su valor de estsdo estacionario de 10mA, permanece allí en tanto  $V_{ent}$  se mantiene en 10V. En  $t=t_2$ , cuando  $V_{ent}$  regresa repentinamente a -10V, el transistor no responde de inmediato. Transcurre cierta cantidad de tiempo antes de que  $I_c$  comience a crecer. El tiempo de almacenamiento,  $t_s$ , se define como el tiempo que tarda la corriente del colector en caer al 90% de su valor de "encendido" una vez que la entrada ha conmutado.

El tiempo de caída,  $t_f$ , es por definición el tiempo que requiere la corriente de colector para caer del 90% al 10%. El tiempo de apagado tap total es la suma del tiempo de almacenamiento y el tiempo de caída. Es decir:

$$t_{ap} = t_s + t_f.$$

La principal aplicación es la de manejar relativas altas corrientes ( $I_c$ ), que puede ser la que fluya a través de una carga, por medio de una pequeña corriente, la cual es más fácil de controlar ( $I_B$ ).

Por eso se utilizan los transistores como interruptores, en el puente inversor, ya que la corriente de base viene de un circuito de control como es el generador de onda casi-cuadrada, para así poder manejar la corriente de línea del motor.

La cual pasa a través del transistor interruptor y es relativamente más grande que las corrientes de control.

Un diagrama general del puente inversor se muestra en la figura # 19.




figura #19

## C O M P O N E N T E S .

## -Resistencias:

- 3 - 200  $\Omega$  (R121,127,133)
- 9 - 1 K $\Omega$  (R107,108,111,112,115,116,122,128,134)
- 3 - 2 K $\Omega$  (R98,101,104)
- 3 - 2.7 K $\Omega$  (R99,102,105)
- 3 - 3-3 K $\Omega$  (R100,102,106)
- 3 - 10 K $\Omega$  (R119,125,131)
- 3 - 30 K $\Omega$  (R120,126,32)

## - Diodos:

- 6 - IN4001 (CR25,26,27,28,29,30)

## - Transistores:

- 6 - ECG 98 (Q24,28,32,36,40,44)
- 3 - ECG 123 AP (Q34,38,42)
- 6 - ECG 157 (Q23,27,31,35,39,43)
- 3 - ECG 379 (Q19,20,21)
- 3 - ECG 397 (Q22,26,30)

CONCLUSIONS.

## C O N C L U S I O N E S .

Con un motor de las siguientes características:

Voltaje	208 V
Corriente	4.3 A
Frecuencia	60 Hz
Pares de polos	2
Caballos de fuerza	1
Torque constante	3.3 Lb-ft
Velocidad a plena carga	1750 RPM

Los requerimientos del sistema como son, corriente de línea, eficiencia, etc., estan dados en la siguiente tabla:

TABLA  
(frecuencia=60Hz)

	SIN CARGA	PLENA CARGA
Voltaje de línea	208 Vrms	208 Vrms
Corriente de línea	1.2 Arms	4.5 Arms
VA	432 VA	1.632 KVA
Watts entrada	225 W	825 W
Watts salida	-	746 W
Eficiencia	-	90%

Si hacemos un análisis de la onda casi-cuadrada, concluimos que el sistema de rectificar por medio de SCR (El cual nos da un valor de voltaje de salida de 280 V) y el puente inversor por medio de 6 transistores, en lugar de una circuitaria muy complicada para generar una onda de pulsos con anchura modulada senoidalmente, fueron suficientes para el fin perseguido.

Tenemos una onda casi-cuadrada como la de la figura #20. La cual es:




figura # 20

El voltaje linea-linea de salida del inversor, es representada por la misma.

Este voltaje representado en una serie de fourier:

$$V_{L-L} = \sum a_n \cos n wt \quad n=1, 5, 7, 11, 13, 17 \dots$$

donde

$$a_n = \frac{2}{\pi} \int_0^{\pi} V_{L-L} \cos nwt d(wt)$$

y resolviendo para el valor pico de la componente fundamental:

$$a_0 = \frac{2}{\pi} \int_0^{\pi} V_{L-L} \cos wt d(wt) = \frac{4Vcd}{\pi} \int_0^{\pi/3} \cos wt d(wt)$$

$$a_0 = \frac{4Vcd}{\pi} \left( \frac{\sqrt{3}}{2} \right) = 1.102 Vcd$$

luego:

$$a_0 (\text{rms}) = \frac{1.102 \text{ Vcd}}{2} = 0.779 \text{ Vcd}$$

$$V_{rms} = a_0 (\text{rms}) = 208 \text{ V} = 0.779 \text{ Vcd}$$

$$Vcd = \frac{208}{0.779} = 267 \text{ V}$$

Este valor de Vcd es el requerido por el puente inversor para funcionar correctamente. Si el valor es mayor, - no hay problema, el rectificador a base de SCR nos da un - voltaje de 280 V, por lo que ambos sistemas son prácticamente compatibles.

El problema mas grande con el que nos encontramos a lo largo del desarrollo del sistema, es que algunos componentes no se encuentran facilmente en el país, como ejemplo estan los ECG98, por lo que se tuvieron que importar de los Estados Unidos de América. Adm así los gastos totales (abril-agosto 1988) para realizar físicamente el sistema, fué de - menos de un millón de pesos, lo cual es una cuarta parte de los dos mil dólares del costo de un aparato similar ya manufaturado de antemano.

A P E N D I C E A.  
CARACTERISTICAS DE LOS COMPONENTES.

1N4001  
thru  
1N4007



**MOTOROLA**

## GENERAL-PURPOSE RECTIFIERS

... subminiature size, axial lead mounted rectifiers for general-purpose low-power applications.

**LEAD MOUNTED  
SILICON RECTIFIERS**

50-1000 VOLTS  
DIFFUSED JUNCTION

#### MAXIMUM GROWTH

Rating	Source	Normal	Emergency	Normal	Emergency	Normal	Emergency	Unit
Peak Reactive Power Voltage Required Peak Reactive Power = 100 DC B-Bus Voltage = 132kV	Based Based on VA	50	100	200	400	600	800	1000
Peak Reactive Power Reserve Margin Required reserve margin = 60%	Based Based on VA	50	100	240	480	720	1000	1250
EDAS Reactive Reserve	EDAS	75	15	140	280	470	560	% Var
Average Reactive Power Generation Current Average power reacted = 100 No. of Bus = 25, T = 75 sec	10	—	—	—	—	—	—	Amperes
Peak Reactive Power Bus 25 Current Current amplitude at peak load conditions = 60 A	EDAS	—	—	30	100	120	—	Amperes
Operational and Startup Protection Temperature = 40°C	EDAS	—	—	45	50	55	—	°C

#### ELECTRICAL CHARACTERISTICS

Characteristic and Condition	Sample	Total	Max	Min
Maximum Force Required to Break Joint Seal $F_{max} = 1.0 \text{ lb/in.} \cdot t^2 - 2Bt + B^2$	148	682	11	4012
Maximum Force Required to Break Joint Seal $F_{max} = 1.0 \text{ lb/in.} \cdot t^2 - 2Bt + B^2$	148	-	0.8	4012
Maximum Force Required to Break Joint Seal $F_{max} = 1.0 \text{ lb/in.} \cdot t^2 - 2Bt + B^2$	148	634	10	4012
Maximum Force Required to Break Joint Seal $F_{max} = 1.0 \text{ lb/in.} \cdot t^2 - 2Bt + B^2$	148	634	10	4012
Maximum Force Required to Break Joint Seal $F_{max} = 1.0 \text{ lb/in.} \cdot t^2 - 2Bt + B^2$	148	-	32	4012

Accessed 15/10/2013 09:20:20

## Mechanical Characteristics



#### **Case: Teacher Misconduct**

MAXIMUM LEAD TEMPERATURE FOR SOLDERING PURPOSES 350°C, 38° from  
center for 10 seconds or less.

**FINISH:** All exterior surfaces are covered in soft, light-colored vinyl siding.

#### **PLIABILITY: Sample indicated by ERBIS Report**

**RIGHT: A 1953 FORD | LEFT: A 1954 FORD**



NOTES  
1 POLARITY SELECTED BY CAT-321  
PABD

2 LEAD DIAMETERS NOT CONTROLLED  
WITHIN ±1% OF DESIGN

MILLIMETERS		INCHES		
CINA	MIN	MAX	MIN	MAX
A	3.97	4.83	0.1563	0.1960
B	2.76	3.55	0.1086	0.1400
C	0.76	1.66	0.0300	0.0640
E	2.50	-	0.1000	-

CASE 69-94

*\*Does not meet DO-41 outline\**



## CD4002M/CD4002C Dual 4-Input NOR Gate CD4012M/CD4012C Dual 4-Input NAND Gate

### General Description

These NOR and NAND gates are monolithic complementary MOS (CMOS) integrated circuits. The N- and P-channel enhancement mode transistors provide a symmetrical circuit with output swings essentially equal to the supply voltage. This results in high noise immunity over a wide supply voltage range. DC power other than that caused by leakage current is consumed during static conditions. All inputs are protected against static discharge and latching conditions.



### Features

- Wide supply voltage range 3.0V to 15V
- Low power 10nW (typ.)
- High noise immunity 0.45V<sub>DD</sub> (typ.)

### Applications

- Automotive
- Data terminals
- Instrumentation
- Medical Electronics
- Alarm system
- Industrial controls
- Remote metering
- Computers

### Connection Diagrams



**Absolute Maximum Ratings (Note 1)**

Voltage on Any Pin	$V_{SS} - 0.3V$ to $V_{DD} + 0.3V$	Storage Temperature Range	-65°C to +150°C
Operating Temperature Range		Package Dissipation	500 mW
CD4002M, CD4012M	-55°C to +125°C	Operating V <sub>DD</sub> Range	$V_{SS} + 3.0V$ to $V_{SS} + 15V$
CD40C2C, CD4012C	-40°C to +85°C	Lead Temperature (Soldering, 10 seconds)	300°C

**DC Electrical Characteristics — CD4002M, CD4012M**

Parameter	Conditions	Limits					Units
		-55°C	25°C	125°C	Min.	Max.	
I <sub>L</sub> Quiescent Device Current	$V_{DD} = 5V$		0.05	0.001	0.05	3.0	μA
	$V_{DD} = 10V$		0.1	0.001	0.1	6.0	μA
P <sub>D</sub> Quiescent Device Dissipation/Package	$V_{DD} = 5V$	0.25	0.005	0.25	15	μW	
	$V_{DD} = 10V$	1.0	0.01	1.0	60	μW	
V <sub>OL</sub> Output Voltage Low Level	$V_{DD} = 5V$ , $V_i = V_{SS}$ , $I_O = 0A$	0.05	0	0.05	0.05	V	
	$V_{DD} = 10V$ , $V_i = V_{SS}$ , $I_O = 0A$	0.05	0	0.05	0.05	V	
V <sub>OH</sub> Output Voltage High Level	$V_{DD} = 5V$ , $V_i = V_{SS}$ , $I_O = 0A$	4.95	4.95	5.0	4.95	V	
	$V_{DD} = 10V$ , $V_i = V_{SS}$ , $I_O = 0A$	9.95	9.95	10	9.95	V	
V <sub>NI</sub> Noise Immunity (All inputs)	$V_{DD} = 5.0V$ , $V_0 = 3.6V$ , $I_O = 0A$	1.5	1.5	2.25	1.4	V	
	$V_{DD} = 10V$ , $V_0 = 7.2V$ , $I_O = 0A$	3.0	3.0	4.5	2.9	V	
V <sub>NH</sub> Noise Immunity (All inputs)	$V_{DD} = 5.0V$ , $V_0 = 0.95V$ , $I_O = 0A$	1.4	1.5	2.25	1.5	V	
	$V_{DD} = 10V$ , $V_0 = 2.9V$ , $I_O = 0A$	2.9	3.0	4.5	3.0	V	
I <sub>ON</sub> Output Drive Current N-Channel (4002)	$V_{DD} = 5V$ , $V_0 = 0.4V$ , $V_i = V_{DD}$	0.5	0.40	1.0	0.28	mA	
	$V_{DD} = 10V$ , $V_0 = 0.5V$ , $V_i = V_{DD}$	1.1	0.9	2.5	0.65	mA	
I <sub>OP</sub> Output Drive Current P-Channel (4002)	$V_{DD} = 5V$ , $V_0 = 2.5V$ , $V_i = V_{SS}$	-0.62	-0.5	-2.0	-0.35	mA	
	$V_{DD} = 10V$ , $V_0 = 0.5V$ , $V_i = V_{SS}$	-0.62	-0.5	-1.0	-0.35	mA	
I <sub>ON</sub> Output Drive Current N-Channel (4012)	$V_{DD} = 5V$ , $V_0 = 0.4V$ , $V_i = V_{DD}$	0.31	0.25	0.5	0.175	mA	
	$V_{DD} = 10V$ , $V_0 = 0.5V$ , $V_i = V_{DD}$	0.53	0.5	0.6	0.35	mA	
I <sub>OP</sub> Output Drive Current P-Channel (4012)	$V_{DD} = 5V$ , $V_0 = 2.5V$ , $V_i = V_{SS}$	-0.31	-0.25	-0.5	-0.175	mA	
	$V_{DD} = 10V$ , $V_0 = 0.5V$ , $V_i = V_{SS}$	-0.75	-0.6	-1.2	-0.4	mA	
I <sub>I</sub> Input Current				10			pA



## CD4013BM/CD4013BC Dual D Flip-Flop

### General Description

The CD4013B dual D flip-flop is a monolithic complementary MOS (CMOS) integrated circuit constructed with N- and P-channel enhancement mode transistors. Each flip-flop has independent data, set, reset, and clock inputs and "Q" and "Q̄" outputs. These devices can be used for shift register applications, and by connecting "Q̄" output to the data input, for counter and toggle applications. The logic level present at the "D" input is transferred to the Q output during the positive-going transition of the clock pulse. Setting or resetting is independent of the clock and is accomplished by a high level on the set or reset line respectively.


### Features

- Wide supply voltage range . . . . . 3.0V to 15V
- High noise immunity . . . . . 0.45Vcc (typ.)
- Low-power TTL compatibility . . . . . fan out of 2 driving 74L
- or 1 driving 74LS

### Applications

- Automotive
- Data terminals
- Instrumentation
- Medical electronics
- Alarm system
- Industrial electronics
- Remote metering
- Computers

### Connection Diagram



### Truth Table

CLOCK	D	R	S	Q	Q̄
/	0	0	0	0	1
/	1	0	0	1	0
/	x	0	0	0	0
x	x	1	0	1	0
x	x	0	1	0	1
x	x	1	1	1	1

No change

1 = Level change

x = Don't care case

**Absolute Maximum Ratings**

(Notes 1 and 2)

VDD or Supply Voltage	-0.5 to +18 VDC
VIN Input Voltage	-0.5 to VDD + 0.5 VDC
T <sub>J</sub> Storage Temperature Range	-65°C to +150°C
P <sub>D</sub> Package Dissipation	500 mW
T <sub>L</sub> Lead Temperature (Soldering, 10 seconds)	300°C

**Recommended Operating Conditions**

(Note 2)

VDD or Supply Voltage	+2 to +18 VDC
VIN Input Voltage	0 to VDD VDC
TA Case/Storage Temperature Range	-65°C to +125°C
CD4013BM	-40°C to +85°C
CD4013BC	-40°C to +85°C

**DC Electrical Characteristics 4013BM (Note 2)**

PARAMETER	CONDITIONS	-55°C		25°C		125°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	
I <sub>DD</sub> Quiescent Device Current	VDD = 5V	1.0		1.0		3.0		mA
	VDD = 10V	2.0		2.0		6.0		mA
	VDD = 15V	4.0		4.0		12.0		mA
V <sub>OLO</sub> Low Level Output Voltage	I <sub>O</sub> < 1 mA							
	VDD = 5V	4.95		4.95		4.95		V
	VDD = 10V	9.95		9.95		9.95		V
	VDD = 15V	14.95		14.95		14.95		V
V <sub>OHI</sub> High Level Output Voltage	I <sub>O</sub> > 1 mA							
	VDD = 5V, VO = 0.5V or 4.5V	1.5		1.5		1.5		V
	VDD = 10V, VO = 1.0V or 9.5V	3.0		3.0		3.0		V
	VDD = 15V, VO = 1.5V or 13.5V	4.0		4.0		4.0		V
V <sub>ILO</sub> Low Level Input Voltage	I <sub>O</sub> < 1 mA							
	VDD = 5V, VI = 0.5V	2.5		2.5		2.5		V
	VDD = 10V, VI = 1.0V or 9.5V	5.0		5.0		5.0		V
	VDD = 15V, VI = 1.5V or 13.5V	7.2		7.2		7.2		V
I <sub>OL</sub> Low Level Output Current	VDD = 5V, VO = 0.4V	-0.14		-0.51	0.26	0.36		mA
	VDD = 10V, VO = 0.5V	-1.4		-1.2	2.25	0.9		mA
	VDD = 15V, VO = 1.5V	-4.2		-3.4	-0.85	-2.4		mA
I <sub>OH</sub> High Level Output Current	VDD = 5V, VO = 4.5V	-0.54		-0.51	-0.88	-0.36		mA
	VDD = 10V, VO = 9.5V	-1.6		-1.3	-2.25	-0.9		mA
	VDD = 15V, VO = 13.5V	-4.2		-3.4	-8.8	-2.4		mA
I <sub>IN</sub> Input Current	VDD = 15V, VIN = 0V	-0.1		-10 <sup>-5</sup>	-0.1	-1.0		mA
	VDD = 15V, VIN = 15V	0.1		10 <sup>-5</sup>	0.1	1.0		mA

**DC Electrical Characteristics 4013BC (Note 2)**

PARAMETER	CONDITIONS	-40°C		25°C		85°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	
I <sub>DD</sub> Quiescent Device Current	VDD = 5V	4.0		4.0		30		mA
	VDD = 10V	8.0		8.0		80		mA
	VDD = 15V	16.0		16.0		120		mA
V <sub>OLO</sub> Low Level Output Voltage	I <sub>O</sub> < 1 mA							
	VDD = 5V	0.05		0.25		0.05		V
	VDD = 10V	0.05		0.05		0.05		V
	VDD = 15V	0.05		0.05		0.05		V
V <sub>OHI</sub> High Level Output Voltage	I <sub>O</sub> > 1 mA							
	VDD = 5V, VO = 0.5V or 4.5V	1.5		1.5		1.5		V
	VDD = 10V, VO = 1.0V or 9.5V	3.0		3.0		3.0		V
	VDD = 15V, VO = 1.5V or 13.5V	4.0		4.0		4.0		V
V <sub>ILO</sub> Low Level Input Voltage	I <sub>O</sub> < 1 mA							
	VDD = 5V, VI = 0.5V	2.5		2.5		2.5		V
	VDD = 10V, VI = 1.0V or 9.5V	5.0		5.0		5.0		V
	VDD = 15V, VI = 1.5V or 13.5V	7.2		7.2		7.2		V



## CD4023BM/CD4023BC Buffered Triple 3-Input NAND Gate

## CD4025BM/CD4025BC Buffered Triple 3-Input NOR Gate



### General Description

These triple gates are monolithic complementary MOS (CMOS) integrated circuits constructed with N- and P-channel enhancement mode transistors. They have equal source and sink current capabilities and conform to standard B series output drive. The devices also have buffered outputs which improve transfer characteristics by providing very high gain. All inputs are protected against static discharge with diodes to V<sub>DD</sub> and V<sub>SS</sub>.

### Features

- Wide supply voltage range 3.0V to 15V
- High noise immunity 0.45V<sub>DD</sub>typ3
- Low power TTL fan out of 2 driving 74L or 1 driving 74LS
- 5V-10V-15V parametric ratings
- Symmetrical output characteristics
- Maximum input leakage 1pA at 15V over full temperature range

### Connection Diagrams



**Absolute Maximum Ratings** (Notes 1 and 2)


V <sub>D</sub>	DC Supply Voltage	-0.5 V <sub>D</sub> to +18 V <sub>D</sub>
V <sub>IIN</sub>	Input Voltage	-0.5 V <sub>D</sub> to V <sub>D</sub> + 0.5 V <sub>D</sub>
T <sub>S</sub>	Storage Temperature Range	-65°C to +150°C
P <sub>D</sub>	Package Dissipation	500 mW
T <sub>L</sub>	Lead Temperature (soldering, 10 seconds)	300°C

**Recommended Operating Conditions**

V <sub>D</sub>	DC Supply Voltage	+5 V <sub>D</sub> to +15 V <sub>D</sub>
V <sub>IIN</sub>	Input Voltage	0 V <sub>D</sub> to V <sub>D</sub> + 0.5 V <sub>D</sub>
T <sub>A</sub>	Operating Temperature Range	
CD4023BM, CD4025BM*		-55°C to +125°C
CD4023BC, CD4025BC		-40°C to +85°C

**DC Electrical Characteristics - CD4023BM, CD4025BM (Note 2)**

PARAMETER	CONDITIONS	-55°C		+25°C		+125°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	
I <sub>O</sub>	I <sub>Output</sub> : Device Current V <sub>D</sub> = 5 V	-0.25	-0.004	0.25	-	-	-7.5	mA
	V <sub>D</sub> = 10 V	0.5	-0.005	0.5	-	-	-15	mA
	V <sub>D</sub> = 15 V	1.0	-0.006	1.0	-	-	-30	mA
V <sub>OH</sub>	V <sub>D</sub> = 5 V	-	0.05	0	0.05	-	0.05	V
	V <sub>D</sub> = 10 V	-	0.05	0	0.05	-	0.05	V
	V <sub>D</sub> = 15 V	-	0.05	0	0.05	-	0.05	V
V <sub>OL</sub>	V <sub>D</sub> = 5 V	-4.95	-4.95	5	-4.95	-	-	V
	V <sub>D</sub> = 10 V	-9.95	-9.95	10	-9.95	-	-	V
	V <sub>D</sub> = 15 V	-14.95	-14.95	15	-14.95	-	-	V
V <sub>IL</sub>	I <sub>Input</sub> Level: Input Voltage V <sub>D</sub> = 5 V, V <sub>C</sub> = 4.5 V	-1.5	-2	1.5	-	-1.5	-	V
	V <sub>D</sub> = 10 V, V <sub>C</sub> = PDL, I <sub>OL</sub> < 1 mA	3.0	-4	3.0	-	-3.0	-	V
	V <sub>D</sub> = 15 V, V <sub>C</sub> = 13.5 V	4.0	-6	4.0	-	-4.0	-	V
V <sub>IL</sub>	I <sub>Input</sub> Level: Input Voltage V <sub>D</sub> = 5 V, V <sub>C</sub> = 0.5 V	-0.5	-0.5	0	-0.5	-	-0.5	V
	V <sub>D</sub> = 10 V, V <sub>C</sub> = 1.0 V, I <sub>OL</sub> < 1 mA	7.0	-7.0	6	-7.0	-	-7.0	V
	V <sub>D</sub> = 15 V, V <sub>C</sub> = 1.5 V	11.0	-11.0	9	-11.0	-	-11.0	V
I <sub>OL</sub>	I <sub>Output</sub> : Output Current V <sub>D</sub> = 5 V, V <sub>C</sub> = 0.4 V	-0.04	-0.01	0.05	-	-0.06	-	mA
	V <sub>D</sub> = 10 V, V <sub>C</sub> = 0.5 V	1.0	-1.3	2.2	-	-0.45	-	mA
	V <sub>D</sub> = 15 V, V <sub>C</sub> = 1.5 V	4.2	-3.4	4.8	-	-2.4	-	mA
I <sub>OL</sub>	I <sub>Output</sub> : Output Current V <sub>D</sub> = 5 V, V <sub>C</sub> = 4.8 V	-0.54	-0.051	-0.055	-	-0.25	-	mA
	V <sub>D</sub> = 10 V, V <sub>C</sub> = 5.5 V	-1.6	-1.3	-2.2	-	-0.95	-	mA
	V <sub>D</sub> = 15 V, V <sub>C</sub> = 13.2 V	-4.2	-3.4	-4.8	-	-2.4	-	mA
I <sub>IN</sub>	I <sub>Input</sub> : Input Current V <sub>D</sub> = 15 V, V <sub>C</sub> = 0 V	-0.10	-	-10 <sup>a</sup>	-0.10	-	-1.0	μA
	V <sub>D</sub> = 15 V, V <sub>C</sub> = 15 V	0.10	-	10 <sup>a</sup>	0.10	-	1.0	μA

**schematic diagram**



## CD4028BM/CD4028BC BCD-to-Decimal Decoder

### General Description

The CD4028BM/CD4028BC is a BCD-to-decimal or binary-to-octal decoder consisting of 4 inputs, decoding logic gates, and 10 output buffers. A BCD code applied to the 4 inputs, A, B, C, and D results in a high level at the selected 1-of-10 decimal decoded outputs. Similarly, a 3-bit binary code applied to inputs A, B, and C is decoded in octal at outputs 0-7. A high level signal at the D input inhibits octal decoding and causes outputs 0-7 to go low.

All inputs are protected against static discharge damage by diode clamps to V<sub>DD</sub> and V<sub>SS</sub>.


### Features

- Wide supply voltage range      3.0V to 15V
- High noise immunity      0.45V<sub>DD</sub> (typ.)
- Low power TTL compatibility      fan out of 2 driving 74L or 1 driving 74LS
- Low power
- Glitch free outputs
- "Positive logic" on inputs and outputs

### Applications

- Code conversion
- Address decoding
- Indicator-lube decoder

### Logic and Connection Diagrams



### Truth Table

BCD	A	8	7	6	5	4	3	2	1	0
0000	0	1	0	0	0	0	0	0	0	0
0001	0	0	1	0	0	0	0	0	0	0
0010	0	0	0	1	0	0	0	0	0	0
0011	0	0	0	0	1	0	0	0	0	0
0100	0	0	0	0	0	1	0	0	0	0
0101	0	0	0	0	0	0	1	0	0	0
0110	0	0	0	0	0	0	0	1	0	0
0111	0	0	0	0	0	0	0	0	1	0
1000	1	0	0	0	0	0	0	0	0	0
1001	0	1	0	0	0	0	0	0	0	0
1010	0	0	1	0	0	0	0	0	0	0
1011	0	0	0	1	0	0	0	0	0	0
1100	0	0	0	0	1	0	0	0	0	0
1101	0	0	0	0	0	1	0	0	0	0
1110	0	0	0	0	0	0	1	0	0	0
1111	0	0	0	0	0	0	0	1	0	0

BCD Rows

Complementary Rows

**Absolute Maximum Ratings (Note 1)**

(Notes 1 and 2)

V <sub>DD</sub> Supply Voltage	-0.5 to +18V
V <sub>IN</sub> Input Voltage	-0.5 to V <sub>DD</sub> + 0.5V
T <sub>S</sub> Storage Temperature Range	-65°C to +150°C
PD Package Dissipation	500 mW
T <sub>L</sub> Lead Temperature (Soldering, 10 seconds)	300°C

**Recommended Operating Conditions**

(Note 2)

V <sub>DD</sub> Supply Voltage	3 to 18V
V <sub>IN</sub> Input Voltage	0 to V <sub>DD</sub>
T <sub>A</sub> Operating Temperature Range	-55°C to +125°C
CD4028BM	-40°C to +85°C
CD4028BC	-40°C to +85°C

**DC Electrical Characteristics CD4028C (Note 2)**

PARAMETER	CONDITIONS	-55°C		25°C		125°C		UNITS	
		MIN	MAX	MIN	TYP	MAX	MIN		
I <sub>DD</sub> Quiescent Device Current	V <sub>DD</sub> = 5V	5		0.01	5		150	μA	
	V <sub>DD</sub> = 10V	10		0.01	10		300	μA	
	V <sub>DD</sub> = 15V	20		0.02	20		600	μA	
V <sub>OL</sub> Low Level Output Voltage	I <sub>O</sub> < 1mA, V <sub>IL</sub> = 0V, V <sub>IH</sub> = V <sub>DD</sub>								
	V <sub>DD</sub> = 5V	0.05		0	0.05		0.05	V	
	V <sub>DD</sub> = 10V	0.05		0	0.05		0.05	V	
	V <sub>DD</sub> = 15V	0.05		0	0.05		0.05	V	
V <sub>OH</sub> High Level Output Voltage	I <sub>O</sub> < 1mA, V <sub>IL</sub> = 0V, V <sub>IH</sub> = V <sub>DD</sub>								
	V <sub>DD</sub> = 5V	4.95		4.95	5		4.95	V	
	V <sub>DD</sub> = 10V	9.95		9.95	10		9.95	V	
	V <sub>DD</sub> = 15V	14.95		14.95	15		14.95	V	
V <sub>IL</sub> Low Level Input Voltage	I <sub>IN</sub> < 1mA								
	V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V or 4.5V	1.5		2.25	1.5		1.5	V	
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V or 9V	3.0		4.5	3.0		3.0	V	
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 1.5V or 13.5V	4.0		6.75	4.0		4.0	V	
V <sub>IH</sub> High Level Input Voltage	I <sub>IN</sub> < 1mA								
	V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V or 4.5V	3.5		3.5	2.75		3.5	V	
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V or 9V	7.0		7.0	5.5		7.0	V	
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 1.5V or 13.5V	11.0		11.0	8.25		11.0	V	
I <sub>OL</sub> Low Level Output Current	V <sub>IL</sub> = 0V, V <sub>IH</sub> = V <sub>DD</sub>								
	V <sub>DD</sub> = 5V, V <sub>O</sub> = 24V	0.04		0.51	1.0		0.38	mA	
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 33V	1.6		1.5	2.6		0.9	mA	
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 45V	4.2		3.4	6.8		2.4	mA	
I <sub>OH</sub> High Level Output Current	V <sub>IL</sub> = 0V, V <sub>IH</sub> = V <sub>DD</sub>								
	V <sub>DD</sub> = 5V, V <sub>O</sub> = 4.5V	-0.25		-0.2	-0.4		-0.14	mA	
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 3.5V	-9.62		-0.5	-1.0		-0.35	mA	
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 13.5V	-1.8		-1.5	-3.0		-1.1	mA	
I <sub>IN</sub> Input Current	V <sub>DD</sub> = 15V, V <sub>IL</sub> = 0V		-0.1		-10 <sup>-5</sup>	-0.1		-1.0	μA
	V <sub>DD</sub> = 15V, V <sub>IL</sub> = 15V		0.1		10 <sup>-5</sup>	0.1		1.0	μA

**DC Electrical Characteristics CD4028C (Note 2)**

PARAMETER	CONDITIONS	-40°C		25°C		85°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	
I <sub>DD</sub> Quiescent Device Current	V <sub>DD</sub> = 5V	30		0.01	20		150	μA
	V <sub>DD</sub> = 10V	40		0.01	40		300	μA
	V <sub>DD</sub> = 15V	80		0.02	80		600	μA
V <sub>OL</sub> Low Level Output Voltage	I <sub>O</sub> < 1mA, V <sub>IL</sub> = 0V, V <sub>IH</sub> = V <sub>DD</sub>							
	V <sub>DD</sub> = 5V	0.05		0	0.05		0.05	V
	V <sub>DD</sub> = 10V	0.05		0	0.05		0.05	V
	V <sub>DD</sub> = 15V	0.05		0	0.05		0.05	V
V <sub>OH</sub> High Level Output Voltage	I <sub>O</sub> < 1mA, V <sub>IL</sub> = 0V, V <sub>IH</sub> = V <sub>DD</sub>							
	V <sub>DD</sub> = 5V	4.95		4.95	5		4.95	V
	V <sub>DD</sub> = 10V	9.95		9.95	10		9.95	V
	V <sub>DD</sub> = 15V	14.95		14.95	15		14.95	V
V <sub>IL</sub> Low Level Input Voltage	I <sub>IN</sub> < 1mA							
	V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V or 4.5V	1.5		2.25	1.5		1.5	V
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V or 9V	3.0		4.5	3.0		3.0	V
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 1.5V or 13.5V	4.0		6.75	4.0		4.0	V



## CD4049M/CD4049C Hex Inverting Buffer CD4050BM/CD4050BC Hex Non-Inverting Buffer

### General Description

These hex buffers are monolithic complementary MOS (CMOS) integrated circuits constructed with N- and P-channel enhancement mode transistors. These devices feature logic level conversion using only one supply voltage ( $V_{DD}$ ). The input signal high level ( $V_{IH}$ ) can exceed the  $V_{DD}$  supply voltage when these devices are used for logic level conversions. These devices are intended for use as hex buffers, CMOS to DTL/TTL converters, or as CMOS current drivers, and at  $V_{DD} = 5.0\text{V}$ , they can drive directly two DTL/TTL loads over the full operating temperature range.


### Features

- Wide supply voltage range  $3.0\text{V}$  to  $15\text{V}$
- Direct drive to 2 TTL loads at  $5.0\text{V}$  over full temperature range
- High source and sink current capability
- Special input protection permits input voltages greater than  $V_{DD}$

### Applications


- CMOS hex inverter/buffer
- CMOS to DTL/TTL hex converter
- CMOS current "sink" or "source" driver
- CMOS high-to-low logic level converter

### Connection Diagrams




### Schematic Diagrams

CD4049M/CD4049C  
1 of 6 Identical Units



CD4050BM/CD4050BC  
1 of 6 Identical Units



**Absolute Maximum Ratings**

(Notes 1 and 2)

V <sub>DD</sub> Supply Voltage	-0.5V to +18V
V <sub>IN</sub> Input Voltage	-0.5V to +18V
V <sub>OUT</sub> Voltage at Any Output Pin	-0.5V to V <sub>DD</sub> + 2.5V
T <sub>S</sub> Storage Temperature Range	-65°C to +150°C
T <sub>Q</sub> Package Capacitance	500 pF
T <sub>L</sub> Lead Temperature (Soldering, 10 seconds)	300°C

**Recommended Operating Conditions**

(Note 2)

V <sub>DD</sub> Supply Voltage	3V to 18V
V <sub>IN</sub> Input Voltage	0V to 18V
V <sub>OUT</sub> Voltage at Any Output Pin	0 to V <sub>DD</sub>
T <sub>A</sub> Operating Temperature Range	-65°C to +125°C
CD4049M, CD4050BM	-65°C to +125°C
CD4049C, CD4050RC	-40°C to +85°C

**DC Electrical Characteristics CD4049M/CD4050BM (Note 2)**

PARAMETER	CONDITIONS	-55°C		25°C		125°C		UNITS
		MIN	MAX	MIN	MAX	MIN	MAX	
I <sub>DD</sub> - Invert Device Current	V <sub>DD</sub> = 5V V <sub>DD</sub> = 10V V <sub>DD</sub> = 15V	10	20	201	40	30	50	mA
V <sub>OL</sub> - Low Level Output Voltage	V <sub>IN</sub> = V <sub>DD</sub> ; V <sub>IL</sub> = 0; I <sub>O</sub> < 1 mA	0.05	0	0.05	0.05	0.05	0.05	V
V <sub>OH</sub> - High Level Output Voltage	V <sub>IN</sub> = V <sub>DD</sub> ; V <sub>IL</sub> = 0; I <sub>O</sub> < 1 mA	4.95	9.95	5	10	9.95	14.95	V
V <sub>IL</sub> - Low Level Input Voltage (CD4049M Only)	V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V V <sub>DD</sub> = 15V, V <sub>O</sub> = 1.5V	1.5	3.0	2.25	4.5	1.5	3.0	V
V <sub>IL</sub> - Low Level Input Voltage (CD4050BM Only)	I <sub>O</sub> < 1 mA V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V V <sub>DD</sub> = 15V, V <sub>O</sub> = 1.5V	4.0	6.0	4.75	4.0	4.0	6.0	V
V <sub>IH</sub> - High Level Input Voltage (CD4049M Only)	I <sub>O</sub> < 1 mA V <sub>DD</sub> = 5V, I <sub>O</sub> = 0.5V V <sub>DD</sub> = 10V, I <sub>O</sub> = 1V V <sub>DD</sub> = 15V, I <sub>O</sub> = 1.5V	3.5	7.0	3.5	7.0	3.5	7.0	V
V <sub>IH</sub> - High Level Input Voltage (CD4050BM Only)	I <sub>O</sub> < 1 mA V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V V <sub>DD</sub> = 15V, V <sub>O</sub> = 1.5V	11.0	11.0	8.25	11.0	8.25	11.0	V
I <sub>OL</sub> - Low Level Output Current (Note 3)	I <sub>O</sub> < 1 mA V <sub>IN</sub> = V <sub>DD</sub> ; V <sub>IL</sub> = 0V V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V V <sub>DD</sub> = 15V, V <sub>O</sub> = 1.5V	5.6	4.6	5	3.2	5.6	4.6	mA
I <sub>OH</sub> - High Level Output Current (Note 3)	V <sub>IN</sub> = V <sub>DD</sub> ; V <sub>IL</sub> = 0V V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V V <sub>DD</sub> = 15V, V <sub>O</sub> = 1.5V	-1.2	-1.1	-1.6	-0.72	-1.2	-1.1	mA
I <sub>IN</sub> - Input Current	V <sub>DD</sub> = 15V, V <sub>IN</sub> = 0V V <sub>DD</sub> = 15V, V <sub>IN</sub> = 15V	-0.1	0.1	-10 <sup>-5</sup>	-0.1	-10 <sup>-5</sup>	0.1	mA

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed; they are not meant to imply that the devices should be operating at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provide conditions for actual device operation.

Note 2: V<sub>SS</sub> = 0V unless otherwise specified.

Note 3: There are four output current characteristics. Continuous output current is rated at 12 mA maximum. The pulse current should not be allowed to exceed this value for extended periods of time.



## CD4510BM/CD4510BC BCD Up/Down Counter CD4516BM/CD4516BC Binary Up/Down Counter

### General Description

The CD4510BM/CD4510BC and CD4516BM/CD4516BC are monolithic CMOS up/down counters which count in BCD and binary, respectively.


The counters count up when the up/down input is at logical "1" and vice versa. A logical "1" preset enable signal allows information at the parallel inputs to preset the counters to any state synchronously with the clock. The counters are advanced one count at the positive-going edge of the clock if the carry in, preset enable, and reset inputs are at logical "0". Advancement is inhibited when any of these three inputs are at logical "1". The carry out signal is normally at logical "1" state and goes to logical "0" when the counter reaches its maximum count in the "up" mode or its minimum count in the "down" mode provided the carry input is at logical "0" state. The counters are cleared asynchronously by applying a logical "1" voltage level at the reset input.

All inputs are protected against static discharge by diode clamps to both  $V_{CC}$  and  $V_{SS}$ .

### Features

- Wide supply voltage range 3.0V to 15V
- High noise immunity 0.45V<sub>OL</sub>(typ.)
- Low power TTL fanout of 2 driving 74L
- Parallel load "jam" inputs or 1 driving 74LS
- Low quiescent power dissipation 0.25W package (Typ. w/  $V_{CC} = 5.0V$ )
- Motorola MC4510, MC4516 second source

### Connection Diagram



### Truth Table

CLOCK	RESET	PRESET ENABLE	CARRY IN	UP/DOWN	OUTPUT FUNCTION
X	1	X	X	X	Reset to zero
X	0	1	X	X	Set to P1, P2, P3, P4
/	0	0	0	1	Count up
/	0	0	0	0	Count down
/	0	0	X	X	No change
X	0	0	1	X	No change

Legend:  
 X = present transition  
 / = negative transition  
 0 = output low

**Absolute Maximum Ratings**

(Notes 1 and 2)

V <sub>DD</sub> or Supply Voltage	-0.5V to +18V
V <sub>H</sub> Input Voltage	-0.5V to V <sub>DD</sub> + 0.5V
T <sub>g</sub> Storage Temperature Range	-65°C to +157°C
PD Package Dissipation	500 mW
T <sub>L</sub> Lead Temperature (Soldering, 10 seconds)	300°C

**Recommended Operating Conditions**

(Note 2)

V <sub>DD</sub> or Supply Voltage	3V to 18V
V <sub>H</sub> Input Voltage	0 to V <sub>DD</sub>
T <sub>A</sub> Operating Temperature Range	-55°C to +125°C
CD4510BM, CD4515BM	CD4510BC, CD4516BC
CD4510BZ, CD4516BZ	-40°C to +85°C

**DC Electrical Characteristics** CD4510BM/CD4515BM (Note 2)


PARAMETER	CONDITIONS	-55°C		25°C		125°C		UNITS
		MIN	MAX	MIN	MAX	MIN	MAX	
I <sub>DD</sub> Current Drive Current	V <sub>DD</sub> = 5V	5		0.05	5		150	mA
	V <sub>DD</sub> = 10V	10		0.1	10		300	mA
	V <sub>DD</sub> = 15V	20		0.15	20		600	mA
V <sub>OL</sub> Low Level Output Voltage	V <sub>H</sub> = V <sub>DD</sub> , V <sub>L</sub> = 0V, I <sub>O</sub> < 1 μA							
	V <sub>DD</sub> = 5V	0.05		0	0.05		0.05	V
	V <sub>DD</sub> = 10V	0.05		0	0.05		0.05	V
V <sub>OH</sub> High Level Output Voltage	V <sub>H</sub> = V <sub>DD</sub> , V <sub>L</sub> = 0V, I <sub>O</sub> < 1 μA							
	V <sub>DD</sub> = 5V	4.95		4.95	5		4.95	V
	V <sub>DD</sub> = 10V	9.95		9.95	10		9.95	V
V <sub>IL</sub> Low Level Input Voltage	V <sub>H</sub> < 1 μA							
	V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V or 4.5V	15		2.25	15		15	V
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V or 9V	30		4.5	30		30	V
V <sub>IH</sub> High Level Input Voltage	V <sub>H</sub> < 1 μA							
	V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V or 4.5V	35		3.5	2.25		3.5	V
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V or 9V	70		7.0	5.5		7.0	V
I <sub>OL</sub> Low Level Output Current	V <sub>H</sub> = V <sub>DD</sub> , V <sub>L</sub> = 0V							
	V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.4V	0.64		0.51	0.8		0.26	mA
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 0.5V	1.6		1.2	2.0		0.9	mA
I <sub>OH</sub> High Level Output Current	V <sub>H</sub> = V <sub>DD</sub> , V <sub>L</sub> = 0V							
	V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V	-0.64		-0.51	-0.8		-0.36	mA
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 5.5V	-1.6		-1.3	-2.0		-0.9	mA
I <sub>IN</sub> Input Current	V <sub>H</sub> = V <sub>DD</sub> , V <sub>L</sub> = 0V							
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 0V	-0.1		-10 <sup>-5</sup>	-0.1		-1.0	mA
	V <sub>DD</sub> = 15V, V <sub>O</sub> = 15V	0.1		10 <sup>-5</sup>	0.1		1.0	mA

**DC Electrical Characteristics** CD4510BC/CD4516BC (Note 2)

PARAMETER	CONDITIONS	-40°C		25°C		85°C		UNITS
		MIN	MAX	MIN	MAX	MIN	MAX	
I <sub>DD</sub> Current Drive Current	V <sub>DD</sub> = 5V	20		0.05	22		150	mA
	V <sub>DD</sub> = 10V	40		0.1	43		300	mA
	V <sub>DD</sub> = 15V	80		0.15	80		600	mA
V <sub>OL</sub> Low Level Output Voltage	V <sub>H</sub> = V <sub>DD</sub> , V <sub>L</sub> = 0V, I <sub>O</sub> < 1 μA							
	V <sub>DD</sub> = 5V	0.05		0	0.05		0.05	V
	V <sub>DD</sub> = 10V	0.05		0	0.05		0.05	V
V <sub>OH</sub> High Level Output Voltage	V <sub>H</sub> = V <sub>DD</sub> , V <sub>L</sub> = 0V, I <sub>O</sub> < 1 μA							
	V <sub>DD</sub> = 5V	4.95		4.95	5		4.95	V
	V <sub>DD</sub> = 10V	9.95		9.95	10		9.95	V
V <sub>IL</sub> Low Level Input Voltage	V <sub>H</sub> < 1 μA							
	V <sub>DD</sub> = 5V, V <sub>O</sub> = 0.5V or 4.5V	15		2.25	15		15	V
	V <sub>DD</sub> = 10V, V <sub>O</sub> = 1V or 9V	30		4.5	30		30	V

## 14 Lead Plastic Dual In-Line

Ordering Code: 74ACXXXPC  
CD4XXX 74ACTXXXPC



### Notes

Index area: a notch or Lead One identification mark shall be located adjacent to Lead One and shall be located within the shaded area shown.

Leads are intended for insertion in hole rows on 7.625 (0.300) centers. They are purposely shipped with positive misalignment to facilitate insertion.

Leads are copper alloy, either tin plated or solder coated.

Package plastic material is novolac epoxy.

Package weight is 0.9 gram.


All dimensions are typical unless otherwise specified.

Controlling dimensions are inch dimensions.

Metric dimensions appear first, followed by inch dimensions.

## 16 Lead Plastic Dual In-Line

Ordering Code: 74ACXXXPC  
CD4XXX 74ACTXXXPC



### Notes

Index area: a notch or Lead One identification mark shall be located adjacent to Lead One and shall be located within the shaded area shown.

Leads are intended for insertion in hole rows on 7.625 (0.300) centers. They are purposely shipped with positive misalignment to facilitate insertion.

Leads are copper alloy, either tin plated or solder coated.

Package plastic material is novolac epoxy.

Package weight is 0.9 gram.

All dimensions are typical unless otherwise specified.

Controlling dimensions are inch dimensions.

Metric dimensions appear first, followed by inch dimensions.


ECG Type	Description and Application	Collector To Base Volts BV <sub>CBO</sub>	Collector To Emitter Volts BV <sub>CED</sub>	Base to Emitter Volts BV <sub>EBO</sub>	Max. Collector Current IC Amperes	Max. Device Diss. PD Watts	Freq. in MHz. f <sub>t</sub>	Current Gain h <sub>FE</sub>
ECG98	NPN Si, HV Darlington Pwr Amp. Fast Sw. t <sub>f</sub> = .6 usec	700	500	8	20	175	—	40 min
ECG123AP	NPN Si, AF/RF Amp. Driver (Compl to ECG158)	75	40	6	.6	500 (TA = 25°C)	300	200 typ

Fig. T2B Internal Circuit for ECG98

TO-3

ECG

52	130	249
53	162	250
60	163A	251
61	164	252
62	165	260
68	178	281
86	180	283
87	181	284
88	219	285
89	238	327
94	242	328
97	244	385
98	245	386
99	246	388
104	247	389
121	248	391
127		



Mechanical Interchangeability of Plastic Package with TO-3 Case




Fig. T16

TO-97

ECG	1	2	3	ECG	1	2	3
23	B	F	C	23*	E	B	C
46	E	R	C	24*	E	C	B
47	F	R	C	28*	E	B	C
79	B	E	C	29*	E	B	C
85	E	C	R	291*	E	C	B
107	E	E	C	294	E	C	P
108	E	P	C	317*	G	S	D
121A*	E	R	C	319*	B	E	C
158	E	R	C	320*	S	D	G
172A*	E	C	R	45*	D	S	G
194	F	E	C	457*	D	S	G
199*	E	E	R	458	D	G	S
209	B	E	C	463	D	S	G
232	E	B	C				




■ Alternate Fig. T15

\* D &amp; S Interchangeable



A P E N D I C E B.  
CIRCUITOS IMPRESOS.


ESTA TESIS NO DEBE  
SIRVIR DE LA BIBLIOTECA



PROYECTO VELCO

IME 88-01

f.c.c.  
b.c.c.  
jcd.r.r.  
arm.



BIBLIOGRAFIA

## B I B L I O G R A F I A.

- ADVANCED PWM INVERTER TECHNIQUES  
Jerry Pollack  
IEEE Transactions on Industry Applications  
(1972)
- CIRCUITOS Y DISPOSITIVOS ELECTRONICOS  
Ronald J. Tocci  
Interamericana  
(1985)
- CMOS, DATABOOK  
National Semiconductor Corporation  
(1981)
- DISEÑO DIGITAL  
M. Morris Mano  
Prentice Hall  
(1987)
- ELECTRONICA DE POTENCIA  
Guy Seguier  
Editorial Gustavo Gili (GG)  
(1982)
- ELECTRONICA DIGITAL BASICA CON APLICACIONES.  
John A. Dempsey  
Fondo Educativo Interamericano  
(1984)
- ELECTRONICA INDUSTRIAL, DISPOSITIVOS Y SISTEMA.  
Timothy J. Maloney  
Prentice Hall  
(1986)

- ELECTRONICA TEORIA DE CIRCUITOS.  
Robert Boylestad.  
Louis Nashelsky  
Prentice Hall  
(1986)
- MASTER REPLACEMENT GUIDE  
ECG Semiconductors  
(1985)
- RECTIFIERS AND ZENER DIODES DATA  
Motorola, Inc.  
(1981)